Typer av dynamisk ram. Dynamisk RAM -enhet

Användbara tips

DYNAMISKT RAM

PC-höghastighets-RAM-chip, vilket är annorlunda

det faktum att det tappar innehållet om det inte läses inom 2 millisekunder.

Mikrokretsarna är organiserade i form av en kvadratisk matris, vars skärningspunkt mellan varje kolumn och rad anger adressen till motsvarande elementära celler. Radadressen läses när en radpuls appliceras på matrisingången och kolumnadressen läses när en kolumnpuls appliceras. Rad- och kolumnadresserna överförs över en speciell multiplexerad MA -adress (multiplexerad adress). Dynamiskt minne körs i synkrona och asynkrona varianter. I det senare fallet, ställa in adressen, skicka styrsignaler och läsa / skriva data

kan utföras vid godtyckliga tider.

DYNAMISKA RAM -TYPER

FPU DRAH "Fast Page Dynamic RAM": den huvudsakliga typen av videominne, identisk med den som används på moderkort. Använder asynkron (slumpmässig) åtkomst till lagringsceller där styrsignaler inte är fast bundna till systemklockfrekvensen.

EDO DRAH / RAH "Extended Data Availability RAM": Ett dynamiskt minneskort som skiljer sig från konventionella DRAM. Tekniskt stöd för automatiserade system med ökad förmåga att arbeta i det så kallade sidläget (förknippat med en minskning av antalet fästingar vid provtagning av angränsande textord). Som ett resultat ökar maskinens produktivitet (med cirka 5%). Det används som huvudminne för datorer baserade på Pentium- och Pentium Pro-mikroprocessorer, samt i grafikkort med en bussfrekvens på 40-50 MHz. Den maximala genomströmningen är cirka 105 MB / s.

DDR SDRAM "Double Data Rate SDRAM" eller "Extended SDRAM" skiljer sig från SDRAH genom att ett litet statiskt minne läggs till det senare, vilket fungerar som ett cacheminne. Användningen av en extra cache kan minska latensen och uppnå en maximal driftshastighet på 200 MHz. Syftet med denna cachning är att hålla data som används ofta och att minimera åtkomsten till den långsammare DRAM. Bandbredden och driftshastigheten för en sådan kombination fördubblas också på grund av det faktum att vid utbyte av data mellan SRAM -cachen och själva DRAM kan det finnas

bussen är bredare än mellan SRAM -cachen och styrenheten

DRAM. Denna typ av utvecklingsminne fick den största populariteten i produktionen av grafikacceleratorer.

FB-DIMM "Fullt buffrat minne" ger förbättrad RAM-prestanda genom tvåkanalsteknik. Behovet av denna typ av minne uppstod i samband med minskningen av antalet moduler som kan installeras på en styrenhet i mikroprocessorns norra bro.

VRAH "Video RAM" eller "Video RAM": Höghastighetsminne, vilket är resultatet av utvecklingen av dynamiskt RAM för delsystemet datorgrafik och dess multimediaprogram. Det kallas också ibland "dual-port DRAM". Det skiljer sig från konventionella dynamiska RAM -system (DRAH) genom möjligheten att samtidigt utföra skriv- och läsoperationer på grund av närvaron av två ingångar (portar), vilket ger en signifikant (ungefär två gånger) ökning av systemets prestanda. Använd i grafikkort... Dess parametrar: bussbandbredd 25-33 MHz, maximal bandbredd 120 MB / s. VRAM är en av de dyrare typerna av minne.

Det finns mycket mer dynamiskt minne i en dator än statiskt minne, eftersom det är DRAM som används som huvudminne för en virtuell dator. Precis som SRAM består dynamiskt minne av en kärna (array av ZE) och gränssnittslogik (buffertregister, dataläsförstärkare, regenereringskretsar, etc.).

Till skillnad från SRAM överförs DRAM -celladressen till mikrokretsen i två steg - först kolumnadressen och sedan raderna, vilket gör det möjligt att minska antalet adressbussstift med ungefär hälften, minska storleken på höljet och placera det på moderkort fler mikrokretsar. Detta leder naturligtvis till en minskning av prestanda, eftersom det tar dubbelt så lång tid att överföra adressen. För att ange vilken del av adressen som överförs vid ett visst ögonblick används två hjälpsignaler RAS och CAS. Vid åtkomst till en minnescell ställs adress för raden till adressbussen. Efter stabilisering av processerna på bussen skickas RAS -signalen och adressen skrivs in i minnets mikrokrets interna register. Sedan ställs kolumnadressen till adressbussen och CAS -signalen utfärdas. Beroende på WE -radens tillstånd läses data från cellen eller skrivs till cellen (innan du skriver måste data placeras på databussen). Intervallet mellan inställningen av adressen och utfärdandet av RAS (eller CAS) signalen bestäms av mikrokretsens tekniska egenskaper, men vanligtvis ställs adressen in i en cykel av systembussen och styrsignalen i nästa . Således, för att läsa eller skriva en cell med dynamiskt RAM -minne, krävs fem klockcykler, där följande inträffar: utfärdande av en radadress, utfärdande av en RAS -signal, utfärdande av en kolumnadress, utfärdande av en CAS -signal, utförande av en läsning / skrivoperation (i statiskt minne tar proceduren endast två upp till tre mått).

Ris. 5.10. Klassificering av dynamiskt RAM: a - mikrokretsar för huvudminne; b- mikrokretsar för videoadaptrar

Du bör också komma ihåg behovet av att regenerera data. Men tillsammans med den naturliga urladdningen av ZE -kondensatorn leder läsning av data från DRAM med tiden också till en laddningsförlust, därför måste data återställas efter varje läsoperation. Detta uppnås genom att skriva om samma data direkt efter läsning. När du läser information från en cell ges data faktiskt på en gång för hela den valda raden, men bara de som finns i intressekolumnen används och alla andra ignoreras. Således leder en läsoperation från en cell till att data i hela raden förstörs, och de måste återställas. Regenerering av data efter läsning utförs automatiskt av mikrokretsens gränssnittslogik, och detta händer omedelbart efter läsning av raden. Låt oss nu titta på de olika typerna av dynamiska minneschips, som börjar med system DRAM, det vill säga chips som är utformade för att användas som huvudminne. I det inledande skedet var dessa mikrokretsar av asynkronminne, vars funktion inte är starkt knuten till systembussens klockpulser.

Asynkron DRAM. Asynkrona DRAM -mikrokretsar styrs av RAS- och CAS -signaler, och i princip är deras funktion inte direkt relaterad till bussens klockpulser. Asynkront minne kännetecknas av ytterligare tid som spenderas på interaktion mellan minneskretsar och en styrenhet. Så i det asynkrona schemat genereras RAS -signalen först efter att klockpulsen anländer till styrenheten och kommer att uppfattas av minneskretsen efter ett tag. Därefter kommer minnet att utfärda data, men styrenheten kommer att kunna läsa dem först vid ankomsten av nästa klockpuls, eftersom det måste fungera synkront med resten av VM -enheterna. Under läs- / skrivcykeln uppstår således små förseningar på grund av att minnet väntar på styrenheten och minneskontrollen.

DRAM -chips. De första högminneschippen använde det enklaste sättet att utbyta data, ofta kallat konventionellt. Den tillät endast att läsa och skriva en rad med minne för var femte klockcykel (fig 5.11, a). Stegen i detta förfarande har beskrivits tidigare. Traditionell DRAM är 5-5-5-5. Mikrokretsar av denna typ kunde fungera vid frekvenser upp till 40 MHz och varade på grund av sin långsamhet (åtkomsttiden var cirka 120 ns) inte länge.

FPMDRAM mikrokretsar. DRAM -chips som implementerar FPM är också tidiga DRAM -typer. Kärnan i regimen visades tidigare. Läskrets för FPM DRAM (Figur 5.11, 6) beskrivs med formeln 5-3-3-3 (totalt 14 bar). Användningen av systemet för snabbsidesåtkomst gjorde det möjligt att minska åtkomsttiden till 60 nsek, vilket, med hänsyn till förmågan att arbeta vid högre bussfrekvenser, ledde till en ökning av minnesprestanda jämfört med traditionell DRAM med cirka 70%. Denna typ av mikrokrets användes i persondatorer fram till omkring 1994.

EDO DRAM -chips. Nästa steg i utvecklingen av dynamiskt RAM -minne var IC: er med hyperpage -åtkomstläge(HPM, Hyper Page Mode), bättre känd som EDO (Extended Data Output). Huvuddragen i tekniken är den ökade datatillgänglighetstiden vid mikrokretsens utgång jämfört med FPM DRAM. I FPM DRAM -chips förblir utdata endast giltiga när CAS -signalen är aktiv, varför den andra och efterföljande åtkomsten till raden kräver tre klockcykler: CAS -omkopplingscykeln till det aktiva tillståndet, dataläsningscykeln och CAS växla till inaktivt tillstånd. I EDO DRAM, på den aktiva (fallande) kanten av CAS -signalen, lagras data i ett internt register, där de lagras under en tid efter att nästa aktiva kant av signalen anländer. Detta gör att lagrad data kan användas när CAS redan är inaktiv (figur 5.11, b). Med andra ord förbättras tidsparametrarna genom att eliminera väntecyklerna för datastabilisering vid mikrokretsutgången.

EDO DRAM har en 5-2-2-2 avläsningskrets, som är 20% snabbare än FPM. Åtkomsttiden är cirka 30-40 ns. Det bör noteras att den maximala systembussfrekvensen för EDO DRAM -chips inte får överstiga 66 MHz.

Chips BEDO DRAM. EDO -tekniken har förbättrats av VIA Technologies. Den nya EDO -modifieringen kallas BEDO (Burst EDO - batch EDO). Nyheten i metoden är att vid det första samtalet läses hela raden i mikrokretsen, vilket inkluderar paketets ord i ordning. Den sekventiella överföringen av ord (växlingskolumner) övervakas automatiskt av mikrokretsens interna räknare. Detta eliminerar behovet av att utfärda adresser för alla celler i paketet, men kräver stöd från extern logik. Metoden gör det möjligt att minska tiden för att läsa de andra och efterföljande orden med ytterligare en klockcykel (Fig. 5.11, G), på grund av vilken formeln har formen 5-1-1-1.

EDRAM mikrokretsar. En snabbare version av DRAM utvecklades av en division av Ramtron, Enhanced Memory Systems. Tekniken implementeras i FPM, EDO och BEDO varianter. Chippet har en snabbare kärna och internt cacheminne. Förekomsten av den senare är teknikens huvuddrag. Cachen är 2048-bitars statiskt minne (SRAM). EDRAM -kärnan har 2048 kolumner, som var och en är ansluten till en intern cache. Vid åtkomst till någon cell läses en hel rad (2048 bitar) samtidigt. Läsraden matas in i SRAM, och överföringen av information till cacheminnet påverkar praktiskt taget inte prestanda, eftersom det sker i en cykel. Med ytterligare samtal till celler som tillhör samma rad tas data från det snabbare cacheminnet. Nästa samtal till kärnan sker vid åtkomst till en cell som inte finns i en rad som lagras i chipets cacheminne.

Tekniken är mest effektiv för sekventiell avläsning, det vill säga när den genomsnittliga åtkomsttiden för en mikrokrets närmar sig de värden som är typiska för statiskt minne (cirka 10 ns). Den största svårigheten är inkompatibilitet med kontroller som används vid arbete med andra typer av DRAM.

Synkron DRAM. I synkrona DRAM synkroniseras informationsutbyte med externa klocksignaler och sker vid strikt definierade tider, vilket gör det möjligt att ta hela processor-minnesbussens bandbredd och undvika latenscykler. Adress- och kontrollinformation registreras i minneskretsen. Därefter kommer mikrokretsens svar att ske genom en klar ett visst antal klockpulser, och den här gången kan processorn använda för andra åtgärder som inte är relaterade till minnesåtkomst. När det gäller synkront dynamiskt minne, i stället för längden på åtkomstcykeln, talar man om den lägsta tillåtna perioden för klockfrekvensen, och vi talar redan om en tid i storleksordningen 8-10 ns.

SDRAM -mikrokretsar. Förkortningen SDRAM (Synchronous DRAM) används för att hänvisa till "vanliga" SDRAM -chips. Kardinalskillnaderna mellan SDRAM och de asynkrona DRAM som diskuterats ovan kan reduceras till fyra punkter:

• synkron metod för överföring av data till bussen;

 transportörsmekanism för paketförmedling;

 tillämpning av flera (två eller fyra) interna minnesbanker;

 överföring av vissa funktioner i minneskontrollen till logiken i själva mikrokretsen.

Synkronminne gör det möjligt för minneskontrollern att "veta" när data är redo, vilket minskar kostnaden för väntande och hämtade cykler. Eftersom data visas vid IC -utmatningen samtidigt med klockpulserna, förenklas interaktionen mellan minnet och andra VM -enheter.

Till skillnad från BEDO tillåter pipelinen att paketdata kan överföras i klockcykler, så att RAM -minnet kan köras smidigt vid högre frekvenser än det asynkrona RAM -minnet. Fördelarna med rörledningen ökar särskilt vid överföring av långa paket, men inte överskrider längden på mikrokretsledningen.

En signifikant effekt uppnås genom att dela upp hela uppsättningen celler i oberoende interna matriser (banker). Detta gör att du kan kombinera åtkomst till en cell i en bank med förberedelserna för nästa operation i andra banker (laddning av styrkretsar och återställning av information). Möjligheten att hålla flera rader med minne öppna samtidigt (från olika banker) förbättrar också minnesprestanda. Med alternativ tillgång till banker minskar åtkomstfrekvensen till var och en av dem individuellt i proportion till antalet banker och SDRAM kan arbeta vid högre frekvenser. Tack vare den inbyggda räknaren för adresser tillåter SDRAM, precis som BEDO DRAM, läsning och skrivning till batch-läge Dessutom varierar paketlängden i SDRAM och i batchläge är det möjligt att läsa en hel rad minne. IC kan kännetecknas av formeln 5-1-1-1. Trots att formeln för denna typ av dynamiskt minne är densamma som för BEDO, leder förmågan att arbeta vid högre frekvenser till det faktum att SDRAM med två banker vid en klockfrekvens på 100 MHz nästan kan fördubbla minnets prestanda av BEDO -typ.

DDR SDRAM -chips. DDR SDRAM (Double Data Rate SDRAM - SDRAM med dubbel dataöverföringshastighet) blev ett viktigt steg i den vidare utvecklingen av SDRAM -teknik. Till skillnad från SDRAM matar den nya modifieringen ut data i burst -läge på båda kanterna av synkroniseringspulsen, på grund av vilken genomströmningen fördubblas. Det finns flera DDR SDRAM -specifikationer, beroende på systembussens klockhastighet: DDR266, DDR333, DDR400, DDR533. Så högsta bandbredd för DDR333 -minneskretsen är 2,7 GB / s och för DDR400 - 3,2 GB / s. DDR SDRAM är för närvarande den vanligaste typen av dynamiskt minne för personliga virtuella datorer.

Chips RDRAM, DRDRAM. De mest uppenbara sätten att öka processorns effektivitet med minne är att öka bussklockfrekvensen eller samplingsbredden (antalet samtidigt överförda bitar). Tyvärr stöter försök på att kombinera båda alternativen på betydande tekniska svårigheter (med ökande frekvens förvärras problemen med elektromagnetisk kompatibilitet, det blir svårare att säkerställa samtidig mottagning av alla parallellt överförda bitar av information till konsumenten). De flesta synkrona DRAM (SDRAM, DDR) använder ett brett sampel (64 bitar) vid en begränsad bussfrekvens.

En grundläggande annorlunda strategi för att bygga DRAM föreslogs av Rambus 1997. Den fokuserar på att öka klockfrekvensen till 400 MHz samtidigt som samplingsbredden reduceras till 16 bitar. Det nya minnet är känt som RDRAM (Rambus Direct RAM). Det finns flera smaker av denna teknik: Base, Concurrent och Direct. Sammantaget utförs klockning på båda kanterna av klocksignalerna (som i DDR), på grund av vilken den resulterande frekvensen är 500-600, 600-700 respektive 800 MHz. De två första alternativen är nästan identiska, men förändringarna i Direct Rambus -tekniken (DRDRAM) är ganska betydande.

Låt oss först uppehålla oss vid de grundläggande punkterna i RDRAM -tekniken, främst med fokus på den mer moderna versionen - DRDRAM. Den största skillnaden från andra typer av DRAM är det ursprungliga systemet för datautbyte mellan kärnan och minneskontrollen, som är baserad på den så kallade "Rambus-kanalen", som använder ett asynkront blockorienterat protokoll. På logisk nivå överförs information mellan styrenheten och minnet i paket.

Det finns tre typer av paket: datapaket, radpaket och kolumnpaket. Paket med rader och kolumner används för att överföra från minneskontrollkommandona för att styra raderna och kolumnerna i gruppen lagringselement. Dessa kommandon ersätter det konventionella IC -styrsystemet med RAS-, CAS-, WE- och CS -signaler.

SLDRAM mikrokretsar. En potentiell konkurrent till RDRAM om rollen som en minnesarkitekturstandard för framtida personliga virtuella datorer är en ny typ av dynamiskt RAM -minne, utvecklat av SyncLink Consortium, ett konsortium av VM -tillverkare och kallat SLDRAM. Till skillnad från RDRAM, vilken teknik som tillhör Rambus och Intel, är denna standard öppen. På systemnivå teknikerna är väldigt lika. Data och kommandon från styrenheten till minnet och tillbaka till SLDRAM överförs i paket med 4 eller 8 meddelanden. Kommandon, adresser och styrsignaler skickas över en enkelriktad 10-bitars kommandobuss. Läs- och skrivdata överförs över en dubbelriktad 18-bitars databuss. Båda bussarna kör med samma frekvens. Hittills är denna frekvens fortfarande 200 MHz, vilket tack vare DDR -tekniken motsvarar 400 MHz. Nästa generation av SLDRAM bör fungera vid 400 MHz och högre, det vill säga ge en effektiv frekvens på mer än 800 MHz.

Upp till 8 minneskort kan anslutas till en styrenhet. För att undvika eftersläpningssignaler från mikrokretsar längre bort från styrenheten bestäms tidsegenskaperna för varje mikrokrets och förs in i dess kontrollregister när strömmen slås på.

ESDRAM -mikrokretsar. Detta är en synkron version av EDRAM som använder samma tekniker för att minska åtkomsttiden. Skrivoperationen, i motsats till läsning, kringgår cacheminnet, vilket ökar prestandan för ESDRAM när läsningen återupptas från en rad som redan finns i cacheminnet. Med två banker på chipet minimeras driftstopp på grund av läs- / skrivförberedelser. Nackdelarna med mikrokretsen i fråga är desamma som hos EDRAM - styrenheten blir mer komplex, eftersom den måste ta hänsyn till möjligheten att förbereda en ny kärnlinje för läsning i cacheminnet. Dessutom används cacheminnet ineffektivt för en godtycklig sekvens av adresser.

CDRAM -mikrokretsar. Denna typ av RAM -minne utvecklades av Mitsubishi Corporation, och det kan betraktas som en reviderad version av ESDRAM, fri från några av dess brister. Cacheminnets kapacitet och principen för att placera data i det har ändrats. Storleken på ett enda block i cachen har reducerats till 128 bitar, så en 16K cache kan samtidigt lagra kopior av 128 minnesplatser, vilket möjliggör en effektivare användning av cacheminnet. Att byta ut det första cachade minnesområdet börjar först efter att det sista (128: e) blocket har fyllts. Tillgångsmedlen har också genomgått förändringar. Så använder mikrokretsen separata adressbussar för den statiska cachen och den dynamiska kärnan. Överföring av data från den dynamiska kärnan till cacheminnet kombineras med utmatningen av data till bussen, så frekventa men korta överföringar minskar inte IC: s prestanda när man läser stora mängder information från minnet och utjämnar CDRAM med ESDRAM, och när man läser på selektiva adresser vinner CDRAM klart. Det bör dock noteras att ovanstående ändringar har gjort minneskontrollen ännu mer komplex.

Det finns mycket mer dynamiskt minne i en dator än statiskt minne, eftersom det är DRAM som används som huvudminne för en virtuell dator. Precis som SRAM består det dynamiska minnet av en kärna (array med ZE) och gränssnittslogik (buffertregister, dataläsningsförstärkare, regenereringskretsar, etc.). Även om antalet DRAM -typer redan har överskridit två dussin, är deras kärna organiserad på nästan samma sätt. De viktigaste skillnaderna är relaterade till gränssnittslogiken, och dessa skillnader beror också på mikrokretsarnas omfattning - förutom huvudminnet i VM ingår IC: erna i det dynamiska minnet, till exempel i videoadaptrar. Klassificeringen av dynamiska minnesmikrokretsar visas i fig. 72.

För att bedöma skillnaderna mellan typer av DRAM, låt oss först uppehålla oss vid algoritmen för att arbeta med dynamiskt minne. För att göra detta använder vi Fig. 68.

Till skillnad från SRAM överförs DRAM -celladressen till mikrokretsen i två steg - först kolumnadressen och sedan raderna, vilket gör det möjligt att minska antalet adressbussstift med ungefär hälften, minska storleken på höljet och placera fler mikrokretsar på moderkortet. Detta leder naturligtvis till en minskning av prestanda, eftersom det tar dubbelt så lång tid att överföra adressen. För att ange vilken del av adressen som överförs vid ett visst ögonblick används två hjälpsignaler RAS och CAS. Vid åtkomst till en minnescell ställs adress för raden till adressbussen. Efter stabilisering av processerna på bussen skickas RAS -signalen och adressen skrivs in i minnets mikrokrets interna register. Sedan ställs kolumnadressen till adressbussen och CAS -signalen utfärdas. Beroende på WE -radens tillstånd läses data från cellen eller skrivs till cellen (innan du skriver måste data placeras på databussen). Intervallet mellan inställningen av adressen och utfärdandet av RAS (eller CAS) signalen bestäms av mikrokretsens tekniska egenskaper, men vanligtvis ställs adressen in i en cykel av systembussen och styrsignalen i nästa . Således, för att läsa eller skriva en cell med dynamiskt RAM -minne, krävs fem klockcykler, där följande inträffar: utfärdande av en radadress, utfärdande av en RAS -signal, utfärdande av en kolumnadress, utfärdande av en CAS -signal, utförande av en läsning / skrivoperation (i statiskt minne tar proceduren endast två upp till tre mått).

Ris. 72. Klassificering av dynamiskt RAM: a) - mikrokretsar för huvudminne; b) - mikrokretsar för videoadaptrar.

Låt oss nu titta på de olika typerna av dynamiska minneschips, som börjar med system DRAM, det vill säga chips som är utformade för att användas som huvudminne. I det inledande skedet var dessa mikrokretsar av asynkronminne, vars funktion inte är starkt knuten till systembussens klockpulser.

DRAM -chips. De första högminneschippen använde det enklaste sättet att utbyta data, ofta kallat konventionellt. Det tillät bara att läsa och skriva en rad minne för var femte klockcykel. . Stegen i detta förfarande har beskrivits tidigare. Traditionell DRAM är 5-5-5-5. Mikrokretsar av denna typ kunde fungera vid frekvenser upp till 40 MHz och varade på grund av sin långsamhet (åtkomsttiden var cirka 120 ns) inte länge.

FPMDRAM mikrokretsar. DRAM -chips som implementerar FPM är också tidiga DRAM -typer. Kärnan i regimen visades tidigare. FPM DRAM-läskretsen beskrivs med formeln 5-3-3-3 (totalt 14 klockcykler). Användningen av systemet för snabbsidesåtkomst gjorde det möjligt att minska åtkomsttiden till 60 ns, vilket med hänsyn till möjligheten att arbeta vid högre bussfrekvenser ledde till en ökning av minnesprestanda jämfört med traditionell DRAM med cirka 70%. Denna typ av mikrokrets användes i persondatorer fram till omkring 1994.

EDO DRAM -chips. Nästa steg i utvecklingen av dynamiskt RAM -minne var IC: er med hyperpage -åtkomstläge(HPM, Hyper Page Mode), bättre känd som EDO (Extended Data Output). Huvuddragen i tekniken är den ökade datatillgänglighetstiden vid mikrokretsens utgång jämfört med FPM DRAM. I FPM DRAM -chips förblir utdata endast giltiga när CAS -signalen är aktiv, varför den andra och efterföljande åtkomsten till raden kräver tre klockcykler: CAS -omkopplingscykeln till det aktiva tillståndet, dataläsningscykeln och CAS växla till inaktivt tillstånd. I EDO DRAM, på den aktiva (fallande) kanten av CAS -signalen, lagras data i ett internt register, där de lagras under en tid efter att nästa aktiva kant av signalen anländer. Detta gör att lagrad data kan användas när CAS redan är inaktiv. Med andra ord förbättras tidsparametrarna genom att eliminera väntecyklerna för datastabilisering vid mikrokretsutgången.

Synkron DRAM. I synkrona DRAM synkroniseras informationsutbyte med externa klocksignaler och sker vid strikt definierade tider, vilket gör det möjligt att ta hela processor-minnesbussens bandbredd och undvika latenscykler. Adress- och kontrollinformation registreras i minneskretsen. Därefter kommer mikrokretsens svar att ske genom ett väldefinierat antal klockpulser, och processorn kan använda denna tid för andra åtgärder som inte är relaterade till minnesåtkomst. När det gäller synkront dynamiskt minne, i stället för längden på åtkomstcykeln, talar de om den lägsta tillåtna perioden för klockfrekvensen, och vi talar redan om en tid i storleksordningen 8-10 ns.

· Synkron metod för dataöverföring till bussen;

· Transportörmekanism för paketförmedling;

· Tillämpning av flera (två eller fyra) interna minnesbanker;

· Överföring av vissa funktioner i minneskontrollen till logiken i själva mikrokretsen.

En signifikant effekt uppnås genom att dela upp hela uppsättningen celler i oberoende interna matriser (banker). Detta gör att du kan kombinera åtkomst till en cell i en bank med förberedelserna för nästa operation i andra banker (laddning av styrkretsar och återställning av information). Möjligheten att hålla flera rader med minne öppna samtidigt (från olika banker) förbättrar också minnesprestanda. Med alternativ tillgång till banker minskar åtkomstfrekvensen till var och en av dem individuellt i proportion till antalet banker och SDRAM kan arbeta vid högre frekvenser. Tack vare den inbyggda räknaren för adresser tillåter SDRAM, precis som BEDO DRAM, läsning och skrivning i batch-läge, och i SDRAM varierar paketlängden och i batch-läge är det möjligt att läsa en hel rad med minne. IC kan kännetecknas av formeln 5-1-1-1. Trots att formeln för denna typ av dynamiskt minne är densamma som för BEDO, leder förmågan att arbeta vid högre frekvenser till det faktum att SDRAM med två banker vid en klockfrekvens på 100 MHz nästan kan fördubbla minnets prestanda av BEDO -typ.

GE -matrisen är indelad i banker. Deras antal i en kristall med en kapacitet på 64 Mbit är 8 oberoende eller 16 dubbelbanker. I dubbla banker ^ använder ett par banker vanliga läs- / skrivförstärkare. Mikrokretsens inre kärna har en 128-bitars databuss, som tillåter överföring av 16 byte för varje kolumnadress. När du skriver kan du använda en mask där varje bit motsvarar en byte i paketet. Med masken kan du ange hur många byte i paketet och vilka som ska skrivas till minnet.

Data-, rad- och kolumnlinjerna i kanalen är helt oberoende, så radkommandon, kolumnkommandon och data kan överföras samtidigt och för olika banker i mikrokretsen. Kolumnpaket innehåller två fält och överförs över fem rader. Det första fältet anger huvudskrivnings- eller läsoperationen. Det andra fältet innehåller antingen en indikation på användningen av skrivmasken (den faktiska masken överförs över datalinjerna) eller en utökad opcode som bestämmer alternativet för huvudoperationen. Radpaket är indelade i kommandon för aktivering, avbokning, regenerering och strömbrytare. Tre linjer tilldelas för att överföra linjepaket.

Skrivoperationen kan omedelbart följa avläsningen - du behöver bara en fördröjning för signalutbredningstiden genom kanalen (från 2,5 till 30 ns, beroende på kanallängden). För att utjämna förseningarna i överföringen av enskilda bitar i den överförda koden måste ledarna på kortet vara placerade strikt parallellt, ha samma längd (längden på linjerna får inte överstiga 12 cm) och uppfylla de strikta krav som definieras av utvecklaren.

Varje skrivning i kanalen kan pipelineras, med fördröjningstiden för det första datapaketet 50 ns, och resten av läs- / skrivoperationer utförs kontinuerligt (fördröjningen införs endast när operationen ändras från skrivning till läsning, och vice versa).

Tillgängliga publikationer nämner Intel -arbete och Rambus om en ny version av RDRAM som kallas nDRAM, som stöder datahastigheter upp till 1600 MHz.

SLDRAM mikrokretsar. En potentiell konkurrent till RDRAM om rollen som en minnesarkitekturstandard för framtida personliga virtuella datorer är en ny typ av dynamiskt RAM -minne, utvecklat av SyncLink Consortium, ett konsortium av VM -tillverkare och kallat SLDRAM. Till skillnad från RDRAM, vilken teknik som tillhör Rambus och Intel, är denna standard öppen. På systemnivå är teknikerna väldigt lika. Data och kommandon från styrenheten till minnet och tillbaka till SLDRAM överförs i paket med 4 eller 8 meddelanden. Kommandon, adresser och styrsignaler skickas över en enkelriktad 10-bitars kommandobuss. Läs- och skrivdata överförs över en dubbelriktad 18-bitars databuss. Båda bussarna kör med samma frekvens. Hittills är denna frekvens fortfarande 200 MHz, vilket tack vare DDR -tekniken motsvarar 400 MHz. Nästa generation av SLDRAM bör fungera vid 400 MHz och högre, det vill säga ge en effektiv frekvens på mer än 800 MHz.

ESDRAM -mikrokretsar. Detta är en synkron version av EDRAM som använder samma tekniker för att minska åtkomsttiden. Skrivoperationen, i motsats till läsning, kringgår cacheminnet, vilket ökar prestandan för ESDRAM när läsningen återupptas från en rad som redan finns i cacheminnet. Med två banker på chipet minimeras driftstopp på grund av läs- / skrivförberedelser. Nackdelarna med den aktuella mikrokretsen är desamma som hos EDRAM - komplikationen för regulatorn, eftersom den måste läsa möjligheten att förbereda sig för att läsa en ny kärnlinje i cacheminnet. Dessutom används cacheminnet ineffektivt för en godtycklig sekvens av adresser.

Arbetets slut -

Detta ämne tillhör avsnittet:

Organisation av datorer och system

Siberian State Aerospace University .. uppkallad efter akademiker mf reshetnev .. organisation av datorer och system ..

Om du behöver ytterligare material om detta ämne, eller om du inte hittade det du letade efter, rekommenderar vi att du använder sökningen i vår databas med verk:

Vad ska vi göra med det mottagna materialet:

Om det här materialet visade sig vara användbart för dig kan du spara det på din sida i sociala nätverk:

Alla ämnen i detta avsnitt:

Detaljnivåer i datorns struktur
En datormaskin som ett komplett objekt är frukten av specialiserade ansträngningar inom de mest varierande områdena för mänsklig kunskap. Varje specialist överväger beräkningen ma

Utvecklingen av datautomatisering
Försök att underlätta och helst optimera beräkningsprocessen har en lång historia som går mer än 5000 år tillbaka i tiden. Med utvecklingen av vetenskap och teknik är beräkningsautomatiseringsverktyg kontinuerligt

Noll generation (1492-1945)
För fullständighetens skull kommer vi att nämna två händelser som inträffade före vår era: den första abacusen - abacus, som uppfanns i det gamla Babylon 3000 år f.Kr. e., och deras mer "moderna" version med k

Första generationen (1937-1953)
Flera utvecklingar hävdade rollen som den första i en elektronisk dators historia vid olika perioder. De hade gemensamt användning av kretsar baserade på elektroniska vakuumrör.

Andra generationen (1954-1962)
Den andra generationen kännetecknas av ett antal framsteg inom hårdvara, struktur och programvara. Man tror att techno blev orsaken till valet av en ny generation virtuella datorer.

Tredje generationen (1963-1972)
Den tredje generationen såg en dramatisk ökning av datorkraften för virtuella datorer till följd av stora framsteg inom arkitektur, teknik och programvara. Den huvudsakliga

Fjärde generationen (1972-1984)
Den fjärde generationen räknas vanligtvis från övergången till storskalig integration (LSI) och mycket storskalig integration (VLSI) grad integrerade kretsar, och

Femte generationen (1984-1990)
Den främsta anledningen till att lyfta fram datorsystem under andra hälften av 80 -talet blev den snabba utvecklingen av flygplan med hundratals processorer en oberoende generation, vilket

Konceptet med en maskin med ett lagrat program
Baserat på syftena med detta avsnitt kommer vi att introducera en ny definition av termen "datormaskin" som en uppsättning tekniska medel för automatisk bearbetning av diskreta

Binär kodningsprincip
Enligt denna princip är all information, både data och kommandon, kodad med binära siffror 0 och 1. Varje typ av information representeras av en binär sekvens och har en st

Princip för programmerad kontroll
Alla beräkningar som tillhandahålls av algoritmen för att lösa problemet måste presenteras i form av ett program som består av en sekvens av kontrollord - kommandon. Varje lag innan

Principen för minneshomogenitet
Instruktioner och data lagras i samma minne och kan inte särskiljas externt i minnet. De kan bara kännas igen på det sätt de används. Detta låter dig utföra samma kommandon över kommandona.

Von Neumann -arkitektur
I von Neumanns artikel definieras de viktigaste VM -enheterna, med hjälp av vilka ovanstående principer bör implementeras. De flesta moderna virtuella datorer i sin struktur motsvarar principen för programvara

Datorstrukturer
För närvarande har två metoder för att konstruera datorer fått ungefär samma distribution: med direkta anslutningar och baserat på en buss. Tänk dig en typisk

Datorsystemstrukturer
Begreppet "datasystem" förutsätter närvaron av flera processorer eller kompletta datorer, som kombineras med en av två metoder.

Framtidsriktade forskningsriktningar inom arkitekturområdet
De viktigaste forskningsområdena inom VM- och VS -arkitektur kan villkorligt delas in i två grupper: evolutionärt och revolutionärt. Den första gruppen bör omfatta forskning

Instruktion uppsättning arkitektur koncept
Ett datorkommandosystem är en komplett lista över kommandon som en given virtuell dator kan utföra. I sin tur, under arkitekturen för kommandosystemet (ACS), är det vanligt att definiera

Stackarkitektur
En bunt kallas minne, på sitt eget sätt strukturell organisation skiljer sig från huvudminnet i den virtuella datorn. Principerna för att konstruera stackminne övervägs i detalj senare, här belyser vi bara de aspekter som

Batteriarkitektur
Batteriarkitekturen är historiskt sett en av de första. I den, för att lagra en av operanderna för en aritmetisk eller logisk operation, har processorn ett dedikerat register - ackum

Registrera arkitektur
I denna typ av maskin inkluderar processorn en uppsättning register (registerfil) som kallas general purpose -register (GPR). Dessa register kan i viss mening övervägas

Dedikerad minnesarkitektur
I en arkitektur med dedikerad minnesåtkomst är åtkomst till huvudminnet endast möjligt med två specialkommandon: ladda och lagra. I engelsk transkription, denna arkitektur

Kommandoformat
Ett typiskt kommando i allmänhet bör indikera: · den operation som ska utföras; · Adresser till källdata (operander), på vilka operationen utförs; Adress, av

Kommandolängd
Detta är den viktigaste faktorn som påverkar organisation och kapacitet för minne, bussstruktur, komplexitet och hastighet för CPU: n. Å ena sidan är det bekvämt att ha en kraftfull uppsättning kommandon till ditt förfogande, det vill säga hur m

Bitbredden på adressdelen
Adressdelen av kommandot innehåller information om platsen för de initiala data och platsen där operationsresultatet sparas. Vanligtvis anges var och en av operanderna och resultatet i kommandot

Antal adresser i ett team
För att bestämma antalet adresser som ingår i adressdelen använder vi termen inriktning. I alternativet "maximalt" måste du ange tre komponenter: adressen till den första op

Inriktning och programkörningstid
Exekveringstiden för ett kommando är summan av operationens körtid och minnesåtkomsttiden. För ett kommando med tre adresser summeras det senare från fyra beståndsdelar

Operand adresseringsmetoder
Frågan om hur operandernas plats kan specificeras i adressfältet för ett kommando anses vara en av de centrala frågorna i utvecklingen av VM -arkitektur. Ur Socras synvinkel

Direkt adressering
Med direkt adressering (HA) finns operanden själv i adressfältet för kommandot istället för adressen (fig. 15). Den här metoden kan användas när du utför aritmetik

Direkt adressering
Med direkt eller absolut adressering (PA) indikerar adresskoden direkt numret på minnescellen som samtalet görs till (fig. 22), det vill säga att adresskoden sammanfaller med den exekutiva

Indirekt adressering
Ett av sätten att övervinna de problem som ligger i direktadressering kan vara en teknik när man använder ett begränsat adressfält för kommandot, cellens adress anges, i sin tur

Registrera adressering
Registeradressering (PA) liknar direktadressering. Skillnaden är att adressfältet för instruktionen inte pekar på en minnesplats, utan på ett processorregister (Figur 24). Identitet

Indirekt registeradressering
Indirekt registeradressering (KRA) är en indirekt adressering, där en operands exekutiva adress lagras inte i en huvudminnescell, utan i ett processorregister. Motsvarande

Offset adressering
Vid adressering med en offset bildas exekutivadressen som ett resultat av att summera innehållet i adressfältet för instruktionen med innehållet i ett eller flera processorregister (fig.

Relativ adressering
För relativ adressering (OA), för att erhålla operandens exekutiva adress, läggs innehållet i kommandodelfältet Ak till kommandoräknaren (fig. 27). Så

Basregistrering
När det gäller basregisteradressering (ARB) innehåller ett register som kallas basregistret fullbitsadressen och underfältet Ac innehåller förskjutningen från den adressen. Länk till ba

Indexerad adressering
Med indexerad adressering (IA) innehåller underfältet Ac adressen till minnescellen, och registret (specificerat uttryckligen eller implicit) är förskjutningen i förhållande till denna adress. Som ni kan se, på det här sättet

Sidadressering
Personsökning (CTA) innebär sidvisning av adressutrymmet. Sidan definieras av dess startadress, som fungerar som en bas. Den äldre delen av detta

Kommandoslinga
Programmet i von Neumann -datorn är implementerat centrala behandlingsenheten(CPU) genom sekventiell körning av instruktionerna som utgör detta program. Åtgärder som krävs för provtagning (

De viktigaste indikatorerna för datorer
Användningen av en specifik dator är meningsfull om dess indikatorer motsvarar dem som bestäms av kraven för implementering av de givna algoritmerna. Som grund

I80x86 mjukvaruarkitektur
En av de vanligaste generella processorerna på det här ögonblicketär processorer med x86-arkitektur (Intel IA-32). Förfader till familjen av dessa processorer var i8086 -CPU. OCH

Kodsegment
Kodsegmentet innehåller vanligtvis mikroprocessorkommandon som körs sekventiellt efter varandra. För att bestämma adressen till nästa kommando efter att ha utfört det föregående

Variabler i programmet
I alla andra segment tilldelas utrymme för de variabler som används i programmet. Indelningen i datasegment, stapelsegment och ytterligare datasegment beror på att

Stack segment
För att lagra tillfälliga värden för vilka det är opraktiskt att tilldela variabler är ett speciellt minneområde kallat stacken avsett. För att ta itu med ett sådant område används segmentet.

I8086 mikroprocessor
Ur programmerarens synvinkel representeras mikroprocessorn som en uppsättning register. Registren är avsedda att lagra vissa data och därför överensstämmer de på ett sätt

Tillgång till minnesceller
Som redan nämnts måste alla mikroprocessorsystem nödvändigtvis inkludera ett minne i vilket program och de data som är nödvändiga för deras funktion finns. Fysiskt och se

Mikroprocessorkommandon
Ett program som fungerar i ett mikroprocessorsystem, i sin slutliga form, är en uppsättning byte som uppfattas av en mikroprocessor som en kod för ett visst kommando, tillsammans med motsvarande

De viktigaste grupperna av lag och deras korta beskrivning
För att förenkla programmeringsprocessen för monteringsspråk används en mnemonisk notering av mikroprocessorkommandon (vanligtvis i form av förkortningar av engelska ord som beskriver handlingar

Adresseringsmetoder i i80x86 -arkitekturen
Adresseringsmetoderna som diskuterats ovan kan tillämpas fullt ut när du skriver ett program på samlingsspråk. Tänk på implementeringsmetoderna för den vanligaste metoden

Minnesadressering
Förutom register och konstanter kan minnesceller användas i kommandon. Naturligtvis kan de användas både som källa och som mottagare av data. Mer exakt använder kommandon

Direkt adressering
Med direkt adressering anger kommandot den förskjutning som motsvarar början av minnesallokeringen för motsvarande operand. Som standard när du använder förenklade segmentbeskrivningsdirektiv

Indirekt adressering
Vid indirekt adressering ingår förskjutningen av motsvarande operand i segmentet i ett av mikroprocessorregistren. Således bestämmer det aktuella innehållet i mikroprocessorregistret exekveringen

Indirekt adressering efter bas
Vid användning av indirekt adressering kan en konstant läggas till innehållet i registret. I detta fall beräknas exekutivadressen som summan av innehållet i motsvarande register och denna konstant

Databasadressering med indexering
Mikroprocessorn i8086 kan också använda en kombination av indirekt index- och basadressering. Operandens verkställande adress bestäms som summan av tre komponenter - innehållet i d

Laborationsarbete. I8086 processorprogramvaruarkitektur
På monteringsspråket för i8086 -processorn med ett bekvämt paket (TASM rekommenderas), implementera följande uppgifter: 1. Tabulera funktionen från

Strukturen för sammankoppling av en dator
Uppsättningen av vägar som ansluter huvudenheterna i den virtuella datorn (central processor, minne och in- / utmatningsmoduler) bildar strukturen för datorns sammankoppling.

Däcktyper
Ett viktigt kriterium som bestämmer däckets egenskaper kan vara dess avsedda syfte. Enligt detta kriterium kan man skilja: · "processor-minne" bussar; Ingångsbuss

Systembuss
För att hålla nere kostnaderna delar vissa virtuella datorer en gemensam buss för minne och I / O -enheter. Denna buss kallas ofta systembussen. Systembussen används för fysisk och logisk

Enstaka bussberäkningsmaskin
I sammankopplingsstrukturer med en buss finns en systembuss, som tillhandahåller informationsutbyte mellan processorn och minnet, samt mellan I / O å ena sidan och processorn.

Datormaskin med två typer av däck
Även om I / O -styrenheter (I / O -styrenheter) kan anslutas direkt till systembussen, uppnås den större effekten genom att använda en eller flera I / O -bussar.

Datormaskin med tre typer av däck
En höghastighets expansionsbuss kan läggas till bussystemet för att ansluta höghastighetsutrustning.

Mekaniska aspekter
Huvudbussen som ansluter enheterna på en dator är vanligtvis placerad på ett så kallat bakplan eller moderkort. Bussen är formad av tunn parallell koppar

Elektriska aspekter
Alla enheter som använder bussen är elektriskt anslutna till dess signalledningar, som är elektriska ledare. Genom att ändra spänningsnivåerna på signalledningarna, ve

Busslinje distribution
Varje transaktion på bussen börjar med adressinformationen som ställts in av befälhavaren. Adressen låter dig välja en slav och upprätta en anslutning mellan den och mastern. D

Dedikerade och multiplexerade linjer
I vissa virtuella datorer kombineras adress- och dataraderna till en enda multiplexerad adress / databuss. Denna buss körs i ett tidsdelningsläge eftersom busscykeln är uppdelad i

Prioriterade system
Varje potentiell ledare tilldelas en viss prioritetsnivå, som kan förbli oförändrad (statisk eller fast prioritet) eller ändras enligt vissa

Skiljeförfaranden
Bussstyrningsförfrågningar kan skiljas på ett centraliserat eller decentraliserat sätt. Valet av en viss krets beror på prestandakraven och

PCI -gränssnitt
Den dominerande ställningen på PC -marknaden är tillräcklig länge sedan ockuperade system baserade på PCI -bussen (Perifer Component Interconnect - interaktion mellan perifera komponenter). Detta

AGP -port
Med den omfattande introduktionen av multimediateknik har bandbredden på PCI -bussen blivit otillräcklig för produktiv drift av ett grafikkort. För att inte ändra den etablerade standarden för däck

PCI Express
PCI -gränssnitt Express (ursprungligen kallat 3GIO) använder PCI -konceptet, men den fysiska implementeringen är fundamentalt annorlunda. På fysisk nivå är PCI Express

Datalokalisering
Med datalokalisering menar vi möjligheten att få åtkomst till en av VC: erna, samt adressera data om den. VU -adressen finns vanligtvis i adressdelen av I / O -kommandona.

Kontroll och synkronisering
Kontroll- och synkroniseringsfunktionen är att MVV måste koordinera dataförflyttningen mellan de interna resurserna i den virtuella datorn och externa enheter. Vid utveckling av system

Informationsutbyte
MVV: s huvudfunktion är att säkerställa utbyte av information. Från sidan av det "stora" gränssnittet är detta en utbyte med CPU: n, och från sidan av det "lilla" gränssnittet är det en utbyte med fordonsenheten. I detta avseende krävs det

Avbrotts- och undantagssystem i IA-32 arkitektur
Avbrott och undantag är händelser som indikerar förekomsten av vissa förhållanden i systemet eller i en uppgift som för närvarande utförs som kräver processorintervention.

Avancerad programmerbar avbrottsstyrenhet (APIC)
IA-32-mikroprocessorer som börjar med Pentium-modellen innehåller en inbäddad Advanced Programmable Interrupt Controller (APIC). Den inbyggda APIC är utformad för att registrera avbrott

Beräkning av rörledning
Att förbättra elementbasen leder inte längre till en dramatisk ökning av VM -prestanda. Arkitektoniska tekniker verkar vara mer lovande i detta avseende, bland annat om

Synkrona linjära transportörer
Effektiviteten hos den synkrona rörledningen beror till stor del på det korrekta valet av varaktigheten för klockperioden Tk. Minsta tillåtna Тк kan definieras som

Transportörens effektivitetsstatistik
Tre mätvärden används vanligtvis för att karakterisera effekten av rörledningsberäkningar: acceleration, effektivitet och prestanda. Under accelererad

Olinjära transportörer
En transportör är inte alltid en linjär stegkedja. I ett antal situationer visar det sig vara fördelaktigt när funktionella block inte är seriekopplade med varandra, utan i enlighet med

Kommandopipeline
Idén om en kommandotransportör föreslogs 1956 av akademikern S.A. Lebedev. Som du vet är en kommandocykel en sekvens av steg. Genom att anförtro genomförandet av var och en av

Konflikter i kommandopipelinen
Siffran 14 som erhålls i exemplet kännetecknar endast den potentiella prestandan för kommandopipelinen.

Metoder för att lösa det villkorade grenproblemet
Trots vikten av aspekten att beräkna utföringsadressen för hopppunkten, syftar VM -konstruktörernas huvudinsatser på att lösa problemet med villkorliga hopp, eftersom det är

Övergångsprognos
Övergångsprognos anses idag vara ett av de mest effektiva sätten att hantera ledningskonflikter. Tanken är att det redan före ögonblicket

Statisk grenprognos
Statisk grenprediktion utförs baserat på viss tidigare information om programmet som ska köras. Prognosen görs vid programmets sammanställningsstadium och

Dynamisk grenprognos
I dynamiska strategier fattas beslutet om det mest troliga utfallet av NC -kommandot under beräkningarna, baserat på information om tidigare övergångar (övergångshistorik), insamling

Super pipelined processorer
Transportörens effektivitet är direkt beroende av frekvensen med vilken bearbetningsobjekt matas till dess ingång. Du kan uppnå en n-faldig ökning av transportörens hastighet

Fullständiga och reducerade instruktionsuppsättningsarkitekturer
Modern programmeringsteknik är inriktad på språk på hög nivå (HLL), vars huvudsakliga uppgift är att underlätta processen att skriva program. Mer än 90% av hela programprocessen

Huvuddragen i RISC -arkitekturen
Stora insatser i RISC -arkitektur syftar till att bygga den mest effektiva kommandopipelinen, det vill säga en där alla kommandon hämtas från minnet och matas till CPU: n för prov

RISC fördelar och nackdelar
När man jämför fördelarna och nackdelarna med CISC och RISC är det omöjligt att göra en entydig slutsats om den obestridliga fördelen med en arkitektur framför en annan. För vissa användningsområden för VM l

Superscalar processorer
Eftersom möjligheterna att förbättra elementbasen redan praktiskt taget är uttömda ligger en ytterligare ökning av VM -prestanda i arkitektoniska lösningar. Som redan om

Laborationsarbete. VM -enheter
Räknare En räknare är en enhet vars utsignaler återspeglar antalet pulser som tas emot vid räkneingången. JK flip-flop är ett exempel på en enkel

Minnessystemets egenskaper
Listan över de viktigaste egenskaperna som måste beaktas när man överväger en specifik typ av lagringsenhet inkluderar: · plats; · Kapacitet; Enhet

Lagringshierarki
Minne kallas ofta "flaskhalsen" för von Neumann VM: s på grund av dess allvarliga eftersläpning efter processorer när det gäller hastighet, och detta gap ökar stadigt. Så, om proi

Huvudminne
Huvudminnet (RAM) är den enda typen av minne som CPU: n kan komma åt direkt (de enda undantagen är CPU -register). Information lagra

Blockera organisationen av huvudminnet
Huvudminneskapaciteten för moderna virtuella datorer är för stor för att implementeras på grundval av en enda integrerad krets (IC). Behovet av att kombinera flera IC: er

Organisation av minneskort
Integrerade minneschips (IC) är organiserade i form av en cellmatris, som var och en, beroende på IC -kapaciteten, består av ett eller flera minneselement (ZE)

Synkrona och asynkrona lagringsenheter
Som det första kriteriet enligt vilket du kan klassificera de viktigaste minneslagringsenheterna, överväga synkroniseringsmetoden. Från dessa positioner kända typer Minnesindelning

Slumpmässiga åtkomstminnesenheter
De flesta av de för närvarande använda typerna av RAM -mikrokretsar kan inte lagra data utan en extern energikälla, det vill säga de är flyktiga (vo

Statiskt och dynamiskt slumpmässigt åtkomstminne
I statiskt RAM kan lagringselementet lagra den inspelade informationen på obestämd tid (i närvaro av en matningsspänning). Minneselement dynamiskt

Statiskt minne för slumpmässig åtkomst
Kom ihåg att en trigger spelar rollen som ett minneselement i statiskt RAM -minne. Statisk RAM är för närvarande den snabbaste, men den dyraste typen av drift

Laborationsarbete. Utökat arbete med minne och överföring av kontroll i programmet
Implementera följande program på monteringsspråk för mikroprocessorn i8086 med hjälp av överföringskommandon för samtal och ret -kontroll: 1. Definiera nedskärningen

Magnetiska skivor
Information i magnetisk disk (MD) minne lagras på platta metall- eller plastplattor (skivor) täckta med magnetiskt material. Data skrivs och läses från d

Dataorganisation och formatering
Data på disken är organiserad som en uppsättning koncentriska cirklar som kallas spår (Figur 72). Var och en av dem har samma bredd som huvudet. Intilliggande spår är åtskilda. Detta

Intern struktur för disksystem
I minne med fasta huvuden finns det ett läs- / skrivhuvud för varje spår. Huvudena är monterade på en stel arm som korsar alla skivans spår. I disk

Redundant Array -koncept
Magnetiska skivor är grunden externt minne vilken VM som helst, förblir samtidigt en av "flaskhalsarna" på grund av de relativt höga kostnaderna, otillräckliga prestanda och öppna

Förbättra prestanda för diskundersystemet
Förbättring av prestanda för ett diskdelsystem i RAID uppnås genom en teknik som kallas striping. Den är baserad på datapartitionering och di

Öka fiktoleransen för diskdelsystemet
Ett av målen med RAID -konceptet var att kunna upptäcka och korrigera fel som härrör från diskfel eller fel. Detta uppnås på grund av den redundanta hårddisken.

RAID -nivå 0
RAID-nivå 0 är, strängt taget, inte en fullvärdig medlem av RAID-familjen, eftersom detta system inte innehåller redundans och endast syftar till att förbättra prestanda i framtiden.

RAID -nivå 1
I RAID 1 uppnås redundans genom att duplicera data. I princip kan originaldata och deras kopior placeras på diskmatrisen godtyckligt, det viktigaste är att de hittar

RAID -nivå 2
RAID 2 -system använder en samtidig åtkomstteknik där alla diskar samtidigt är involverade i utförandet av varje I / O -begäran. Vanligtvis spindlarna på alla synkroniseringsskivor

RAID -nivå 3
RAID 3 är organiserat på samma sätt som RAID2. Skillnaden är att RAID 3 endast kräver en extra disk, paritetsdisken, oavsett hur stor diskmatrisen är (p

RAID -nivå 4
I sin idé och teknik för att skapa redundant information är RAID 4 identisk med RAID 3, bara storleken på ränder i RAID 4 är mycket större (vanligtvis ett eller två fysiska block på en disk). Gla

RAID -nivå 5
RAID 5 har en struktur som liknar RAID 4. Skillnaden är att RAID 5 inte innehåller en separat hårddisk för lagring av paritetsremsor, utan strimlar dem över alla diskar. Typisk

RAID -nivå 6
RAID 6 liknar RAID 5. Data delas också upp i blockstora ränder och sprids över alla enheter i gruppen. På samma sätt är paritetsstängerna fördelade över olika diskar.

RAID -nivå 7
RAID 7-schemat, patenterat av Storage Computer Corporation, kombinerar en rad asynkrona diskar och cacheminne, som hanteras av styrsystemets inbyggda operativsystem.

RAID -nivå 10
Detta schemaär samma sak som RAID 0, men till skillnad från den är rollen enskilda skivor prestera skivmatriser byggt enligt RAID 1 -schemat (bild 83). Således, i RAID 10,

Funktioner i implementeringen av RAID -system
RAID -matriser kan implementeras i programvara, hårdvara eller som en kombination av programvara och hårdvara. För implementering av programvara används konventionella skivkonsoler.

Optiskt minne
År 1983 introducerades det första digitala ljudsystemet baserat på CD -skivor (CD - CD). En CD är en enkelsidig skiva som kan lagra mer än 60 minuter

Samtidiga nivåer
Metoder och metoder för att genomföra parallellism beror på vilken nivå den bör stödjas. Följande parallellnivåer skiljer sig vanligtvis: · Jobbnivå. Nesk

Parallellitet på programnivå
Det är vettigt att prata om parallellitet på programnivå i två fall. Först när oberoende sektioner kan tilldelas i programmet som kan köras parallellt

Kommandonivå parallellism
Parallellitet på instruktionsnivå uppstår när behandlingen av flera instruktioner eller utförandet av olika steg av samma instruktion kan överlappa i tid. Datorutvecklare

Program parallellism profil
Antalet processorer i ett multiprocessorsystem som deltar parallellt i genomförandet av programmet vid varje tidpunkt t bestäms av begreppet graden av parallellitet D (t) (

Tänk på parallellkörningen av ett program med följande egenskaper: · O (n) - det totala antalet operationer (kommandon) som utförs på n -processorsystemet;

Amdahls lag
Genom att köpa ett parallellt datorsystem för att lösa sitt problem, förväntar sig användaren en betydande ökning av beräkningshastigheten på grund av fördelningen av beräkningssystemet

Gustafsons lag
En viss optimism i bedömningen av Amdahls lag kommer från forskning som utförts av den redan nämnda John Gustafson från NASA Ames Research. Lösning på ett datasystem

Cachekoherens i SMP -system
Kraven på minnesbandbredd för moderna processorer kan minskas avsevärt genom att använda stora, lagrade cacher. Sedan, om dessa krav

Cachekoherens i MPP -system
Det finns två olika sätt att bygga storskaliga distribuerade minnessystem. Det enklaste sättet är att eliminera hårdvarumekanismer som tillhandahåller

Organisation av avbrott i multiprocessorsystem
Låt oss överväga implementeringen av avbrott i de enklaste symmetriska multiprocessorsystemen som använder flera processorer förenade med en gemensam buss. Varje processor

Slutsats
Det är inte möjligt att täcka alla aspekter av datorns struktur och organisation i en publikation (och till och med inom en kurs). Kunskap inom detta område av mänsklig handling

Bibliografisk lista
1. Aven, OI Bedömning av kvalitet och optimering av datasystem / OI. Aven, N. Ya. Turin, A. Ya. Kogan. - Moskva: Nauka, 1982.- 464 sid. 2. Voevodin, V. V. Parallella beräkningar

Olika typer av minne har skapats av utvecklare över tid. De hade olika egenskaper, de använde olika tekniska lösningar. Den främsta drivkraften bakom utvecklingen av minne var utvecklingen av datorer och centrala processorenheter. En prestandahöjning och mängden RAM -minne krävdes ständigt.

Sidminne

Sidläge DRAM (PM DRAM) var en av de första typerna av datorns slumpmässiga åtkomstminne som producerades. Minne av denna typ producerades i början av 1990 -talet, men med ökad processorprestanda och resursintensitet för applikationer var det nödvändigt att öka inte bara mängden minne utan också dess hastighet.

Snabbt sidminne

Snabbsidans läge DRAM (FPM DRAM) dök upp 1995. Minnet genomgick inte grundläggande nya förändringar, och ökningen av driftshastigheten uppnåddes genom att öka belastningen på maskinvarudelen i minnet. Denna typ av minne användes främst för datorer med Intel 80486 -processorer eller liknande processorer från andra företag. Minnet kan fungera vid frekvenser på 25 och 33 MHz med full åtkomsttid på 70 och 60 ns och med en driftscykel på 40 respektive 35 ns.

EDO DRAM - Avancerat utmatningsminne

Med tillkomsten av Intel Pentium -processorer har FPM DRAM visat sig vara helt ineffektivt. Därför var nästa steg utökad data ut DRAM (EDO DRAM). Detta minne kom ut på marknaden 1996 och började aktivt användas på datorer med Intel Pentium -processorer och senare. Dess prestanda visade sig vara 10-15% högre jämfört med FPM DRAM-minne. Henne arbetsfrekvens var 40 respektive 50 MHz, hela åtkomsttiden var 60 respektive 50 ns, och driftscykeln var 25 respektive 20 ns. Detta minne innehåller en datalås för utdata, vilket ger en viss pipelining för att förbättra läsprestanda.

SDRAM - Synkron DRAM

På grund av lanseringen av nya processorer och en gradvis ökning av systembussfrekvensen började stabiliteten i EDO DRAM -minnet sjunka märkbart. Den ersattes av synkron DRAM (SDRAM). Nya funktioner i denna typ av minne var användningen av en klockgenerator för att synkronisera alla signaler och användningen av informationsbehandling med pipeliner. Minnet fungerade också tillförlitligt vid högre systembussfrekvenser (100 MHz och högre).

Om lästiden för den första cellen i kedjan (åtkomsttid) för FPM- och EDO -minne indikeras, är lästiden för efterföljande celler indikerad för SDRAM. En kedja är flera på varandra följande celler. Det tar ganska lång tid att läsa den första cellen (60-70 ns) oavsett typ av minne, men tiden för att läsa de efterföljande beror starkt på typen. Driftfrekvenserna för denna typ av minne kan vara 66, 100 eller 133 MHz, hela åtkomsttiden var 40 och 30 ns och driftscykeltiden var 10 och 7,5 ns.

Virtual Channel Memory (VCM) -teknologi har använts med denna typ av minne. VCM använder en virtuell kanalarkitektur som möjliggör mer flexibel och effektiv dataöverföring med on-chip-registerkanaler. Denna arkitektur integrerad i SDRAM. VCM, dessutom hög hastighet dataöverföring, var kompatibel med befintlig SDRAM, vilket gjorde det möjligt att uppgradera systemet utan betydande kostnader och ändringar. Denna lösning har fått stöd från vissa tillverkare av chipset.

Förbättrat SDRAM (ESDRAM)

För att övervinna några av de signallatensproblem som finns i standard DRAM -minne beslutades det att bygga in en liten mängd SRAM i chipet, det vill säga skapa en cache på chipet.

ESDRAM är i huvudsak SDRAM med lite SRAM. Med låg latens och burst -drift uppnås frekvenser upp till 200 MHz. Precis som med externt cacheminne är SRAM -cache utformad för att lagra och hämta data som oftast används. Därför minskningen av åtkomsttiden till data för långsam DRAM.

En sådan lösning var ESDRAM från Ramtron International Corporation.

Batch EDO RAM

Burst utökad datautmatning DRAM (BEDO DRAM) har blivit ett billigt alternativ till SDRAM. Baserat på EDO DRAM-minne var dess nyckelfunktion block-by-block-dataläsningsteknik (ett datablock lästes i en klockcykel), vilket gjorde det snabbare än SDRAM-minne. Men oförmågan att arbeta med en systembussfrekvens på mer än 66 MHz tillät inte denna typ av minne att bli populärt.

En speciell typ av slumpmässigt åtkomstminne - Video RAM (VRAM) - utvecklades på grundval av SDRAM -minne för användning i grafikkort. Det möjliggjorde en kontinuerlig dataström under bilduppdateringsprocessen, vilket var nödvändigt för att förverkliga bilder av hög kvalitet. Baserat på VRAM -minne fanns det en minnesspecifikation som Windows RAM(WRAM), ibland felaktigt associerad med operativsystem Windows -familj... Tack vare några tekniska förändringar är dess prestanda 25% högre än den ursprungliga SDRAM.

Jämfört med konventionell SDRAM har dubbel datahastighet SDRAM, DDR SDRAM eller SDRAM II fördubblat bandbredden. Ursprungligen användes denna typ av minne i grafikkort, men senare uppstod stöd för DDR SDRAM från chipsets sida.

Alla tidigare DRAM -enheter hade separata adress-, data- och kontrolledningar, som inför hastighetsbegränsningar för enheter. För att övervinna denna begränsning började alla signaler i vissa tekniska lösningar utföras på en buss. Två av dessa lösningar är DRDRAM- och SLDRAM -teknik. De har fått mest popularitet och förtjänar uppmärksamhet. SLDRAM -standarden är öppen och precis som den tidigare tekniken använder SLDRAM båda klockans kanter. När det gäller gränssnittet antar SLDRAM protokollet SynchLink Interface och syftar till att fungera vid 400 MHz.

DDR SDRAM fungerar vid frekvenser på 100, 133, 166 och 200 MHz, dess fulla åtkomsttider är 30 och 22,5 ns, och driftscykeln är 5, 3,75, 3 och 2,5 ns.

Eftersom synkroniseringsfrekvensen ligger i intervallet från 100 till 200 MHz, och data överförs 2 bitar per synkroniseringspuls, både längs kanten och längs kanten på klockpulsen, ligger den effektiva dataöverföringsfrekvensen i intervallet från 200 till 400 MHz. Sådana minnesmoduler betecknas DDR200, DDR266, DDR333, DDR400.

Direkt RDRAM eller Direct Rambus DRAM

RDRAM -minnetypen utvecklades av Rambus. Den höga prestandan för detta minne uppnås genom ett antal funktioner som inte finns i andra typer av minne. Den initiala mycket höga kostnaden för RDRAM -minne ledde till att tillverkare av kraftfulla datorer föredrog mindre produktiva, men billigare DDR -minne SDRAM. Driftsminnesfrekvenserna är 400, 600 och 800 MHz, hela åtkomsttiden är upp till 30 ns och drifttiden är upp till 2,5 ns.

Strukturellt ny typ DDR2 SDRAM RAM släpptes 2004. Baserat på DDR SDRAM -teknik, på grund av tekniska förändringar, visar denna typ av minne högre prestanda och är avsedd att användas på moderna datorer... Minnet kan fungera med bussklockhastigheter på 200, 266, 333, 337, 400, 533, 575 och 600 MHz. I detta fall kommer den effektiva dataöverföringsfrekvensen att vara 400, 533, 667, 675, 800, 1066, 1150 och 1200 MHz. Vissa tillverkare av minnesmoduler, utöver standardfrekvenser, producerar också prover som fungerar vid icke-standardiserade (mellanliggande) frekvenser. De är avsedda att användas i överklockade system där frekvenshöjd krävs. Full åtkomsttid - 25, 11,25, 9, 7,5 ns eller mindre. Drifttid - från 5 till 1,67 ns.

Denna typ av minne är baserad på DDR2 SDRAM -teknik med dubbelt så hög dataöverföringshastighet på minnesbussen. Skiljer sig i lägre strömförbrukning jämfört med sina föregångare. Bandbreddsfrekvensen varierar från 800 till 2400 MHz (rekordet är över 3000 MHz), vilket ger mer bandbredd än alla dess föregångare.

DRAM -minnesdesigner

Ris. 4. Olika höljen DRAM. Uppifrån och ner: DIP, SIPP, SIMM (30-stift), SIMM (72-stift), DIMM (168-stift), DIMM (184-stift, DDR)

Bild 5.

Ris. 6. DDR2 i 204-stifts SO-DIMM-paket

DRAM-typminne utförs konstruktivt i form av separata mikrokretsar i DIP-, SOIC-, BGA-fodral och i form av minnesmoduler av typen: SIPP, SIMM, DIMM, RIMM.

Ursprungligen producerades minnesmikrokretsar i fall av DIP-typ (till exempel K565RUхх-serien), sedan började de produceras i mer tekniskt avancerade fodral för användning i moduler.

SPD (Serial Presence Detect) installerades på många SIMM och den överväldigande majoriteten av DIMM - ett litet EEPROM -minnechip som lagrar modulparametrar (kapacitet, typ, driftspänning, antal banker, åtkomsttid etc.), som var programmatiskt tillgängliga som utrustning, där modulen installerades (används för parametrar för automatisk inställning), och användare och tillverkare.

SIPP -moduler

SIPP-moduler (Single In-line Pin Package) är rektangulära brädor med kontakter i form av en rad med små stift. Denna typ av design används praktiskt taget inte längre, eftersom den senare ersattes av moduler av SIMM -typ.

SIMM -moduler

SIMM (Single In-line Memory Modules) är långa rektangulära kort med ett antal kontaktdynor längs en av sidorna. Modulerna är fixerade i anslutningens kontaktdon med hjälp av spärrar, genom att installera kortet i en viss vinkel och trycka på det tills det bringas till ett vertikalt läge. Moduler för 4, 8, 16, 32, 64, 128 MB producerades.

De vanligaste är 30- och 72-stifts SIMM.

DIMM: er

DIMM: er (Dual In-line Memory Modules) är långa rektangulära brädor med rader med kontaktdynor längs båda sidor, installerade vertikalt i kontakten och fixerade med spärrar i båda ändar. Minneskort på dem kan placeras antingen på ena eller på båda sidor av brädet.

SDRAM-minnesmoduler är vanligast i form av 168-stifts DIMM, DDR SDRAM-minnesmoduler finns i form av 184-stifts moduler, och DDR2, DDR3 och FB-DIMM SDRAM-moduler är 240-stifts moduler.

SO-DIMM

För bärbara och kompakta enheter (moderkort med Mini -ITX -formfaktor, bärbara datorer, bärbara datorer, surfplattor, etc.), liksom skrivare, nätverks- och telekommunikationsutrustning etc., strukturellt reducerade DRAM -moduler (både SDRAM och DDR SDRAM) - SO -DIMM (Small outline DIMM) - DIMM -motsvarigheter i en kompakt design för att spara utrymme.

RIMM -moduler

RIMM-moduler (Rambus In-line Memory Module) är mindre vanliga, de producerar RDRAM-minne. De representeras av 168- och 184-stifts sorter, och på moderkortet får sådana moduler endast installeras i par, annars installeras speciella dummimoduler i tomma fack (detta beror på konstruktionsegenskaperna hos sådana moduler). Det finns också 242-stifts PC1066 RDRAM-moduler RIMM 4200, som inte är kompatibla med 184-stifts kontakter, och en mindre version av RIMM-SO-RIMM, som används i bärbara enheter.

Dynamiskt minne av vilken typ som helst, till skillnad från statiskt minne, har inte förmågan att lagra sin information under godtycklig lång tid även när matningsspänningar appliceras. Tillståndet för elementcellen i det dynamiska minnet bestäms av närvaron eller frånvaron av laddning på kondensatorn, och denna laddning utsätts för läckage. Därför, för att spara data i dynamiskt minne, måste dess celler laddas periodiskt, vilket är kärnan i regenereringsprocessen. Hur det händer finns lite nedan.
När en läsoperation utförs utförs regenereringen automatiskt. Data som tas emot på signalförstärkaren skrivs omedelbart tillbaka. Man tror att en sådan algoritm kan minska antalet erforderliga regenerationer och öka prestanda. Men så är det absolut inte! Oavsett om information läses från minnet eller inte, förändras inte "frekvensen" för regenereringen. Det är antingen inte reglerat alls (det finns inga motsvarande alternativ i "BIOS Setup"), eller så är det strikt fixat efter motsvarande inställningar.

Tre olika metoder för datagenerering är möjliga.

Regenerering med en RAS (RAS Only Refresh - ROR). Denna metod har använts sedan de första DRAM -chipsen. Adressen för den regenererade linjen överförs till adressbussen och RAS -signalen utfärdas (precis som vid läsning eller skrivning). I det här fallet väljs en cellrad, och data från dem går till mikrokretsens inre kretsar, varefter den skrivs tillbaka. Eftersom ingen ytterligare CAS -signal följer börjar läs- / skrivcykeln inte. Sedan skickas adressen till nästa rad, och så vidare, tills hela minnesmatrisen passeras, varefter regenereringscykeln upprepas. Nackdelarna med denna metod inkluderar det faktum att adressbussen är inkopplad, och vid tidpunkten för regenerering blockeras åtkomst till andra datorsubsystem.
CAS före RAS (CAS Before RAS - CBR) är en standardregenereringsmetod. I en normal läs- / skrivcykel kommer RAS alltid först, följt av CAS. Om CAS anländer före RAS, börjar en speciell regenereringscykel - CBR. I detta fall överförs inte linjeadressen, och mikrokretsen använder sin interna räknare, vars innehåll ökas med 1 vid varje CBR-cykel (den så kallade inkrementering av linjeadressen). Detta läge gör att minnet kan återskapas utan att ta upp adressbussen, vilket säkert är mer ekonomiskt.
Automatisk minnesregenerering (Self Refresh - SR eller självregenerering). Denna metod används vanligtvis i energisparläge när systemet går i ett "suspend" -läge och klockan slutar fungera. I detta tillstånd är det omöjligt att uppdatera minnet med ovanstående metoder (det finns helt enkelt inga signalkällor), och minnesmikrokretsen utför själva regenereringen. Den startar sin egen generator, som klockar de interna regenereringskretsarna. Denna minnesteknik introducerades med EDO DRAM. Det bör noteras att i "viloläge" förbrukar minnet mycket lite ström.
I den klassiska PC AT -implementeringen genererades förfrågningar om DRAM -regenerering av kanal 1 i systemtimern 8254. En utlösare är ansluten till dess utgång, som fungerar i ett räknarläge och ändrar sitt tillstånd till motsatsen med varje begäran. Tillståndet för denna flip-flop kan läsas i mjukvara via bit 4 i port 61h. Undersökning Uppdatera växla var att kontrollera att denna trigger växlar vid en given frekvens. Men med tiden började andra minnesregenereringsalgoritmer användas (som beskrivits ovan), och trots att Uppdatera växla sparad för kompatibilitet är det inte längre möjligt att kontrollera genereringen av regenereringsbegäranden med den. Regenereringscyklerna utförs av regenereringskontrollern som ingår i chipsetet, som för att klara sin uppgift måste få kontroll över stammen var 15,6 μs. Under regenereringscykeln läses en av N -minnescellerna.

Burst Refresh

- (satsregenerering). Som regel är tolkningen av detta alternativ i litteraturen felaktig. När alternativet ("Enabled") är aktiverat, samlas förfrågningar om regenerering i en enda sats, och sådan satsning kan i vissa fall säkerställa ackumulering av förfrågningar över hela volymen av rader i minnet. Denna metod leder till en betydande produktivitetsökning, men det finns också baksidan... Under tillräckligt långa perioder och hela tiden grips minnesbussen, vilket leder till att processorn eller andra enheter blockerar åtkomst till den.
Alternativet kan kallas "DRAM Burst Refresh".

CAS Före RAS Uppdatera

En metod för att uppdatera minnet när CAS -signalen hävdas före RAS -signalen. Till skillnad från standardregenereringsmetoden kräver denna metod inte uppräkning av radadresser utanför minnesmikrokretsarna - en intern adressräknare används. Denna regenereringsmetod måste dock stödjas av minneskretsarna. Om du tidigare kunde stöta på fraser som de flesta minnesmoduler stöder denna regenereringsmetod, nu är det redan standard hårdvarulösning... Att använda denna metod kan avsevärt minska energiförbrukningen för minnesmoduler. Kan ta värden:
"Enabled" - aktiverat,
"Inaktiverat" är förbjudet.
Alternativet kan kallas "CAS Before RAS".

CAS-to-RAS Refresh Delay

Åtgärden för detta alternativ är möjlig när föregående (eller liknande) tillstånd är på, eftersom i detta fall fördröjningstiden mellan strobesignaler (i systembussklockcykler) är inställd. Naturligtvis kommer ett lägre värde att resultera i kortare regenereringstid. Ett högre värde ökar tillförlitligheten, d.v.s. dataens tillförlitlighet i minnet. Det bästa alternativet för detta system väljs empiriskt. Kan ta värden: "1T", "2T" (standard).

Samtidig uppdatering

- (parallell eller konkurrerande regenerering). När det här alternativet är aktiverat har både uppdateringshårdvaran och processorn samtidig åtkomst till minne. I detta fall behöver processorn inte vänta på att regenereringen ska ske. När alternativet är inställt på "Inaktiverad" måste processorn vänta tills regenereringskretsen är klar. Naturligtvis ökar systemets prestanda om du aktiverar det här alternativet.

Frikopplad uppdatering

- (separat regenerering). Eftersom ISA -bussen har en låg driftshastighet gör det möjligt för detta alternativ ("Enabled") att chipset kan separera uppdateringen för huvudminnet och ISA -bussen. I detta fall kan regenereringsprocessen för ISA -bussen slutföras medan processorn utför andra instruktioner. Genom att använda detta alternativ ökar prestandan för hela systemet avsevärt. Detta alternativ spelade en framträdande roll under de 486 maskinernas dagar.
Men ett problem kan också uppstå, som bestod i att vissa expansionskort (vanligtvis grafikkort) krävde processorns uppmärksamhet under den första bussuppdateringscykeln. Detta kan naturligtvis leda till oönskade krascher. Inaktivera alternativet kan också krävas om några symboler eller "snö" dykt upp på skärmen när du arbetar med högupplösta grafiklägen. Samtidigt var det nödvändigt att inaktivera en sådan metod för att arbeta med minne som "Memory Relocation" (se ovan). Ovanstående var till exempel typiskt för grafikkort baserade på S3 801-chipet (t.ex. SPEA V7 Mirage) som fungerar tillsammans med några Adaptec-styrkort med utökat ROM-minne som krävs för att serva hårddiskar över 1 GB.
Alternativet kan kallas "Frikopplat uppdateringsalternativ".

Distribuerad uppdatering

- (distribuerad regenerering). Det är inte helt klart vad som "gömmer sig" under detta alternativ, även om det finns spekulationer om att detta är en analog av "separat regenerering". Vid ett tillfälle kunde detta alternativ hittas i system baserade på chipset från "VIA Technologies". Alternativvärden: "Inaktiverad" och "Aktiverad".

DRAM Ahead Refresh

Ett alternativ för att aktivera ("Enabled") "blick framåt" -läget för regenereringscykeln. Kärnan i denna "framsynthet" kommer att bli tydligare från nästa alternativ, som blir aktivt när behörigheten är aktiverad.
x DRAM Ahead Refresh Timing
- med det här alternativet kan du i huvudsak "skjuta upp" början av regenereringscykeln med 10 eller 40 systemklockcykler. Liten men ändå prestationsförbättring. Sådana unika alternativ har implementerats i system baserade på SIS540 -uppsättningen och har ännu inte hittats någon annanstans.

DRAM Burst at 4 Refresh

Detta alternativ är också relaterat till batchregenerering, men dess essens är annorlunda. Aktivera alternativet ("Enabled") möjliggör regenerering av 4 rader per paket. Denna metod förbättrar prestandan avsevärt. I det här fallet släpps bussen mycket snabbare än för alternativet "Burst Refresh".

DRAM CAS # Förladdning

- (CAS -laddningstid). Denna funktion används om det finns ett synkront dynamiskt minne i systemet, och med dess hjälp ställs det in (i systembusscykler) tiden för bildandet av CAS -signalen (laddningsackumulering med CAS) innan minnesregenereringscykeln startar (se nedan även "DRAM RAS # Förladdningstid"). Minskning av detta värde förbättrar prestandan, men systemstabilitetsproblem kan uppstå om RAS -strobetrösklarna samtidigt ställs in. Om värdet (tiden) är för lågt kan regenereringen också vara ofullständig, vilket så småningom leder till förlust av data i minnet.
Alternativet kan namnges: "CAS # Förladdning", "CAS # Förladdningstid", "FPM CAS # Förladdning", "FPM DRAM CAS Förladdning", "EDO / FPM CAS Förladdningstid", "EDO CAS # Förladdning", " EDO DRAM CAS Förladdning ".
Alla listade alternativ skiljer sig inte åt i en mängd olika värden. "1T", "2T" eller en sådan rad: "1T", "1T / 2T", "2T". Någon variation introducerades med alternativet "CAS förladdningsperiod": "1T", "2T", "3T", "4T".

DRAM RAS Endast uppdatera

Aktivera / inaktivera DRAM -uppdateringsmetod, alternativ metod"CAS-före-RAS". Om BIOS innehåller andra alternativ för minnesregenerering måste detta alternativ inaktiveras. Annars måste du använda denna föråldrade metod för att uppdatera minne.

DRAM RAS # Förladdningstid

- (RAS förladdningstid). Denna funktion används om det finns ett synkront dynamiskt minne i systemet och det låter dig ställa in tiden (i systembusscykler) för bildandet av RAS -signalen (ibland säger de om ackumulering av laddning enligt RAS) före starten av minnesregenereringscykeln. Faktum är att detta anger minimumintervallet mellan två på varandra följande läs- eller skrivcykler. Minskning av detta värde ökar prestandan. Men om tiden inte är tillräckligt inställd kan regenereringen vara ofullständig, vilket i slutändan kommer att leda till förlust av data i minnet. Naturligtvis följs en ökning av frekvensen vid vilken minnet fungerar med ett urval av ett större värde, vilket är viktigt vid överklockning av minnet. Möjliga värden kan presenteras i olika former: som numeriska värden- "3", "4", etc.; med angivelse av systemklockan - "3 klockor" eller "1T". Och det generaliserade värdeintervallet har följande form: 0T, 1T, 2T, 3T, 4T, 5T, 6T, även om i varje specifik variant kan 2-4 värden representeras.
Alternativet kan ha många namn: "DRAM RAS # Precharge Period", "RAS # Precharge Time", "RAS Precharge Timing", "RAS # Precharge Period", "FPM DRAM RAS # Precharge", "FPM RAS Precharge", " RAS # Precharge "," DRAM RAS Precharge "," EDO RAS Precharge "," EDO RAS # Precharge Time "," EDO RAS Precharge Timing "," FPM / EDO RAS # Precharge Time "," EDO / FPM RAS Precharge Time " .
Som du kan se förlorade alternativet inte sin relevans med tillkomsten av EDO -minne och, intressant, då också BEDO- och SDRAM -moduler, eftersom denna parameter är en av kritiska egenskaper minneskort: "BEDO RAS Precharge", "SDRAM RAS Precharge Time".
Visst, förutom de vanliga parametrarna som "3T" eller "2 Clks" (dessa värden är typiska för SDRAM -moduler) i olika BIOS -versioner nya typer av värden började "inträffa", till exempel: "Samma som FPM" och "FPM-1T", "Snabb" och "Normal", "Snabb" och "Långsam". För det sista paret av parametrar motsvarar "Slow" (långsam) en ökning av antalet klockcykler, vilket ökar systemets stabilitet, så "Fast" -värdet bör ställas in om du är säker på kvaliteten på minnesmodulerna. När det gäller det första paret, för alternativ som "FPM DRAM RAS # Precharge" kan ett antal värden vara: 2T, 3T, 4T, 5T, 6T, och därmed ett möjligt resultat för SDRAM, även om det inte är uppenbart alls .
Det är också fullt möjligt att BIOS -versionen ger möjlighet att ställa in alla parametrar för varje minnesbank separat. Eftersom vi talar om en "förladdning" för RAS # -ströms, kan alternativet (alternativ!) Kallas "Bank 0 & 1 (2 & 3) (4 & 5): EDO / SDRAM Förladdning" med värdena: " 3T / 2T "," 4T / 3T "...
"AMI BIOS" för "dess" alternativ "SDRAM RAS # Precharge" erbjöd ett extra värde "Auto". Ett av alternativen för alternativet "SDRAM RAS Precharge" introducerade också värdena "Inaktiverade" / "Aktiverade". Du kan bara inaktivera det här alternativet om du är helt säker på minnesmodulerna, annars kan du inte undvika problem. När vi har berört möjligheten att inaktivera / aktivera förladdningsmekanismen, bör vi också notera möjligheten att aktivera ("aktiverad") förladdningsoptimering - "SDRAM: Optimal RAS # Prech.".
För detta alternativ (alternativ!), Ett par viktiga punkter bör noteras. Detta alternativ bör inte förväxlas med alternativ som "Uppdatera RAS aktiv tid", som är ansvariga för varaktigheten av RAS # -signalen. I vårt fall talar vi om en förberedande process. Och det andra! Det skulle vara helt korrekt att placera det här alternativet i avsnittet för standardminneoptimering (se nedan). RAS # -signalinställningsprocedurerna är identiska för både regenererings- och läs- / skrivoperationer.
För att slutföra ovanstående, alternativet "RAS # Förladdning / uppdatering" med värdena "3T / 4T" och "4T / 5T". Detta alternativ ställer in både den förberedande fastiden och den totala RAS # -signalaktiva tiden för regenereringscykeln.

DRAM Refresh Method

Alternativ för regenereringsmetod. Alternativet kan också kallas "Refresh Type", "DRAM Refresh Type", "DRAM Refresh Mode" eller "Refresh Type Select". Med valfri variation innehåller alternativet vanligtvis bara två parametrar bland de möjliga parametrarna. Här är hela det möjliga intervallet: "CAS före RAS" (eller "CAS-RAS"), "Endast RAS", "RAS # Före CAS #", "Normal", "Dold".

DRAM Uppdateringsperiod

Ställa in den period (repetitionsfrekvens) som krävs för minnesuppdatering, enligt specifikationerna för minnesmodulerna. Det här alternativet kanske inte finns i de senaste BIOS -versionerna, även om dess närvaro i ett modernt system fortfarande låter dig optimera regenereringsprocessen. Tidigare erbjöd detta alternativ användaren ett brett utrymme för kreativitet: beroende på BIOS -versionen och dess tillverkare, chipset, minnesmoduler. Alternativet kan också kallas "Refresh Cycle Time (us)", "DRAM Refresh Cycle Time", "Memory Refresh Rate", "DRAM Refresh Rate Select", "DRAM Refresh Rate", "SDRAM Refresh Rate" eller helt enkelt "DRAM Uppdatera ". Här är en delvis lista över värden som användaren kan ha stött på:
"För 50 MHz buss", "För 60 MHz buss", "För 66 MHz buss", "Inaktiverad" (en sådan ovanlig variant hittades i systemet på i430FX),
"50/66 MHz", "60/60 MHz", "66/66 MHz",
"15 us", "30 us", "60 us", "120 us",
"Inaktiverad" (eller "Ingen uppdatering"), "15.6 oss", "31.2 oss", "62.4 oss", "124.8 oss", "249.6 oss",
"15,6 oss", "31,2 oss", "62,4 oss", "125 oss", "250 oss",
"15.6 oss", "62.4 oss", "124.8 oss", "187.2 oss",
"1040 klockor", "1300 klockor",
"15,6 oss", "7,9 oss", "FR 128 CLK" (det är klart att vi pratar om frekvens - "frekvens"),
"Inaktiverad", "Normal",
"Snabb långsam",
"Snabbare", "långsammare",
"Disabled" (standard 15,6 µs är inställd), "Enabled" (motsvarar fördubbling av frekvensen).
Det återstår att notera att ju mindre frekvent minnet regenereras, desto mer effektivt fungerar systemet. Men om det uppenbarligen finns kränkningar i systemet måste uppdateringsfrekvensen ökas. Värdet "Inaktiverat" som visas i vissa versioner ska inte användas. Annars bör du förvänta dig en förlust av information i minnet. Och slutligen, om användaren ser ett antal värden för val på skärmen framför sig, kan det innebära att chipsetet innehåller ett speciellt konfigurationsregister, där tre bitar (eller mindre) "ges" för möjliga kombinationer av den inställda frekvensen.
Utöver ovanstående kommer vi att överväga några fler alternativ och chipset som de implementerades för:
"DRAM Refresh Ratery Time" (SIS530) - "15.6 us", "7.8 us", "3.9 us",
"Uppdateringsfrekvens" (AMD751) - "20,4 oss", "15,3 oss", "10,2 oss", "5,1 oss".
Alternativet "Refresh Mode Select", trots viss inkonsekvens i namnet, föreslog värdena "7.8? Sec", "15.6? Sec", "64? Sec" och alternativet "Refresh Interval" - "7.8? Sec "," 15.6? Sek "," 31.2? Sek "," 64? Sek "," 128? Sek ".
Det är här, å ena sidan, en imaginär diskrepans kan uppstå, och å andra sidan, ett missförstånd om kärnan i de presenterade alternativen. Faktum är att namnen på alternativen nämner både "frekvens" och "period" och "intervall" och "cykeltid". Därför krävs ytterligare förtydliganden.
Det är klart att det är omöjligt att återskapa allt dynamiskt minne samtidigt. Det är också tillåtet att tala om rad-för-rad-regenerering av minnesmatrisen (se ovan). Sedan kan du introducera två koncept samtidigt. Den första är tidsintervallet mellan uppfriskande, till exempel angränsande linjer. Den andra är tiden för den fullständiga regenereringscykeln, d.v.s. efter vilken det kommer att bli nödvändigt att regenerera den villkorade startlinjen igen. Ett "vanligt" minneschip innehåller 4096 rader. Det kan hävdas att den totala regenereringscykeltiden är 64 ms (en av JEDEC -standarderna). Och då är det nämnda intervallet (period) för regenerering:
64000: 4096 = 15,6? Sek.
Detta innebär att varje 15,6 μs inleder minneskontrollern en uppdateringscykel för en enda rad minne. Och detta värde är typiskt för samma DIMM -enheter med en kapacitet på 128 Mbit eller mindre. Om vi pratar om moduler med en kapacitet på 256 Mbit och mer, då kommer antalet rader att vara 8192 och uppdateringsintervallet är 7,8? Sek, på grund av att den totala cykeltiden på 64 ms bevaras. Om systemet använder moduler med olika kapacitet, ställs in enligt modulen för den större kapaciteten, d.v.s. med en högre frekvens.
Det bör noteras att tidigare använda minnesmoduler i många fall gjorde det möjligt att förlänga regenereringscykeln, d.v.s. öka intervallet och därmed öka systemets prestanda något.
Och, naturligtvis, skulle bilden vara ofullständig om vi inte kommer ihåg om RAMBUS DRAM... Vi kommer inte att stanna i detalj om arkitekturen för denna typ av minne, vi minns bara att minnesbankernas struktur och organisation är flerkanalig. Varje datakanal är dessutom en buss endast en (!) Byte bred. Men tack vare den högpresterande rörledningen, den snabba interna ryggraden, synkroniserad med sin egen klocka, har minnesbussens bandbredd redan nått 3,2 GB / sek. Tja, nu alternativet - "RDRAM Refresh Rate, Channel N" och dess värden: "Ingen uppdatering", "1,95 oss", "3,9 oss", "7,8 oss".

DRAM Uppdatera kö

Denna parameter, när den är aktiverad, tillåter användning av mer än effektiv metod minnesuppdateringar. Poängen är att chipsetet kan bilda en sekvens med flera minnesuppdateringsförfrågningar tills processorbussen är klar för nästa operation. Vi pratar här om att använda pipeline -läget för förfrågningar för minnesregenerering. "Aktiverad" gör att vanligtvis fyra minnesuppdateringsförfrågningar kan köas. Inställning till "Inaktiverad" innebär att inaktivera rörledning, vilket naturligtvis minskar effektiviteten och leder till att alla regenereringscykler utförs antingen genom begäransprioritet eller i enlighet med de metoder som beskrivs i andra alternativ.
Detta läge ska alltid vara på. "Enabled" är också installerat som standard. Ett villkor! Installerade moduler minnet måste stödja den här egenskapen; de flesta moderna minnesarter stöder denna metod. Dessutom! Användningen av en sådan effektiv regenereringsmetod beror både på chipsetets implementering av sådana funktioner och på BIOS -versionen. I ett så tydligt, "användardefinierat" formulär hittades ett sådant alternativ i "AMI BIOS".
Det här alternativet kan också kallas "DRAM Refresh Queing".

DRAM Uppdatera ködjup

Med det här alternativet kan du ställa in graden ("djup") av rörledning, dvs. antalet möjliga transportörsteg. Ju högre detta nummer, desto fler behandlingsbegäranden behandlas för närvarande. Möjliga värden, som naturligtvis beror på ovanstående implementeringar och funktioner, är:
"0" (motsvarar "Inaktiverad"), "4", "8", "12" (standard).
Det här alternativet kan också kallas "Uppdatera ködjup".

Utökad uppdatering

- (förlängd regenerering). Införandet (vid en tidpunkt) av detta alternativ i BIOS förutsatte användning av speciella EDO -chips. I detta fall började regenereringen av innehållet i EDO DRAM -cellerna utföras var 125 μs, och inte var 15,6 μs, som med standardregenerering. Detta förbättrade den totala minnesprestandan något.

Snabb DRAM -uppdatering

- (snabb DRAM -regenerering). Minneskontrollern har två lägen för minnesregenerering: standard (normal) och dold (dold). I vart och ett av lägena är CAS -stroben inställd före RAS -signalen, men i "Normal" -läget tilldelas en ytterligare processorklocka för varje stroboskopuls. Detta är en gammal metod för att uppdatera minne, och därför är det vettigt att ställa in värdet på denna parameter till "Hidden", vilket ger både ökad prestanda och högre effektivitet (se nedan), också på grund av att CAS -stroben kanske inte ställas in. "dold".

Dold uppdatering

- (dold regenerering). När det är inställt på "Inaktiverat" regenereras minnet enligt IBM AT -metoden, med CPU -cykler för varje regenerering. När alternativet "Hidden Refresh" är inställt på "Enabled" söker minneskontrollern efter den bästa tiden att regenerera, oavsett CPU -cykler. I detta fall sker regenereringen samtidigt med den vanliga minnesåtkomsten. I detta fall är minnesregenereringsalgoritmen multivariat: regenereringscykler tillåts i minnesbanker som inte används av den centrala processorn för tillfället, istället för eller tillsammans med normala regenereringscykler som utförs varje gång (var 15: e ms) med ett specifikt avbrott (DRQ0) utlöses av timern och regenereringen.
Varje gång tar det upp till 4 ms att regenerera. Under dessa 4 ms regenererar en regenereringscykel ungefär var 16 μs 256 rader minne (här och ovan ges egenskaperna för minnesmoduler med låg kapacitet). Varje regenereringscykel tar samma eller något mindre tid än en minnesläsningscykel. CAS -signalen krävs inte för regenerering.
"Dold uppdatering" kännetecknas av maximal hastighet och effektivitet, minsta avbrott i systemaktivitet och minsta förlust av prestanda, och låter dig också behålla minnet medan systemet är i "avstängning" -läge. Det här läget är snabbare än Burst Refresh. Men närvaron av denna funktion i BIOS betyder inte att den implementeras. När du har ställt in alternativet till "Enabled" bör du noggrant kontrollera datorns hälsa. Vissa minnesmoduler tillåter användning av "Hidden Refresh", andra inte. I de flesta fall rekommenderas det att ställa in det på "Enabled".

Hi-Speed Refresh

Med det här alternativet kommer chipsetet att återskapa huvudminnet snabbare. Effekten av denna inställning är dock mycket mindre än effekten av att aktivera "Slow Refresh". Det senare regenereringsläget är att föredra. Dessutom stöds inte denna funktion av alla minneskort.

ISA Refresh

Alternativ för att aktivera / inaktivera minnesregenerering för ISA -buss. I denna form uppfylls detta alternativ inte längre även under de senaste åren av ISA -bussens existens.

ISA -uppdateringsperiod

Ställer in frekvensen för uppdatering av ISA -bussen. Möjligt värdeområde: "15 us", "30 us", "60 us", "120 us".

ISA Refresh Type

Alternativ med inställning av metoden för minnesregenerering för ISA -bussen. Möjliga parametervärden: "Normal" och "Dold". Ett liknande alternativ som heter "ISA Bus Refresh Mode" kan föreslå andra värden: "Slow" och "Fast".

PCI-till-DRAM RAS # Förladdning

Ämnet "förladdning" har redan behärskats tillräckligt av oss, så vi behöver bara säga kort om syftet med detta alternativ - att ställa in RAS # strobe "förladdning" tid under PCI -buss skrivcykler till det dynamiska huvudminnet. Alternativvärden: "2T", "3T".

RAS Precharge @Access End

När "Enabled" är valt förblir RAS # strobe aktiv i slutet av "förladdning" -processen. Om den är inställd på "Inaktiverad" sätts RAS # i passivt tillstånd (hög nivå).

RAS -timeout

När den är inställd på "Inaktiverad" utförs högregenereringscykeln i standardläge, dvs. var 15,6 μs. En extra uppdateringscykel för minne infogas när värdet "Aktiverat" väljs.

Ref / Act Command Delay

- (inställning av fördröjning för läs- / skrivcykeln). Parametern väljer fördröjningstiden mellan slutet av regenereringscykeln och början av läs- eller skrivcykeln. Alternativet kan ta värden: "5T", "6T" (som standard), "7T", "8T".
Systemet på SIS530 -uppsättningen erbjöd ett alternativ som heter "DRAM Refresh / Active Delay" med något mer konservativa värden: "9T", "8T", "7T", "6T". Ett mer avancerat chipset (SIS540) har redan presenterat två alternativ: "DRAM REF / ACT Delay" ("10T", "9T") och "DRAM ACT / REF Delay" ("10T", "9T", "8T") . Det är klart att det sista alternativet är avsett att välja en fördröjning för regenereringsläget efter slutet av läs- / skrivcykeln. Mindre värden är naturligtvis mer att föredra. Detta alternativ finns inte längre i moderna system.

Uppdatera under PCI -cykler

Ett alternativ som aktiverar / inaktiverar minnesregenerering under läs- / skrivcykler på PCI -bussen. Kan ta värden:
"Enabled" - aktiverat,
"Inaktiverat" är förbjudet.

Uppdatera RAS # påstående

- (inställning av perioden för aktiv RAS -signal). Denna parameter anger varaktigheten för RAS -signalen (i systembuss -klockcykler) för uppdateringscykeln. Ett mindre värde ökar systemets prestanda. Men eftersom de accepterade värdena bestäms av minneskvaliteten och kretsuppsättningen, måste installationen närvaras med försiktighet. Det kan ta värden: "4T" (eller "4 Clks"), "5T" (eller "5 Clks"). Det kan finnas andra betydelser.
Detta alternativ kan också kallas "Refresh Assertion", "Refresh RAS Active Time" eller "RAS Pulse Width Refresh".

Uppdatera värde

Detta alternativ användes för att ställa inorn. Ett lägre värde ökade systemprestandan genom att minska uppdateringsfrekvensen. Men samtidigt det bästa alternativet kunde endast uppnås genom experimentell verifiering. Alternativvärdena kan väljas från intervallet: 1, 2, 4, 8, 16. Ibland kan du också hitta värdet 0,5. Detta alternativ har inte hittats på länge.
Alternativet kan kallas "Refresh Divider".

Uppdatera när CPU håller

Ett ganska föråldrat alternativ som erbjöd sig att utföra regenerering ("Enabled") eller att inte göra det ("Disabled") under processors pauser.

SDRAM Idle Limit

Detta alternativ anger antalet "tomma" väntecykler innan SDRAM -moduler laddas. Den optimala inställningen förbättrar prestanda för läs- / skrivcykler genom att justera den tid som minnesbanken kan förbli "tom" innan den laddas, dvs. innan innehållet i minnet skrivs tillbaka till cellerna. Denna enhet kan dock inte fungera som en fördröjning i regenereringscykeln.
Att minska antalet klockcykler från 8 (standard) till 0 innebär att SDRAM -minnesbanken omedelbart uppdateras så snart minneskontrollern skickar en giltig begäran. När "SDRAM Idle Limit" ökas från 8 klockcykler eller mer, fördröjs laddningen av banken med längre tid sålunda kommer tiden för "lagring" av information från minnet i interna kretsar att öka. Läs / skriv -kommandot som kommer vid denna tidpunkt kommer att köras direkt. Sedan måste vi erkänna att minnseffektiviteten kommer att öka när banken förblir "tom" under en längre tid. Men det finns alltid ett MEN! De interna laddningskretsarna lagrar inte alla linjer i minnesbanken, utan endast den regenererade linjen. Därför kommer en mottagen begäran, till exempel att läsa en viss rad, sannolikt inte att "träffa märket", och systemet måste vänta på att regenereringen är klar, särskilt vid ett överskattat värde på parametern.
I grund och botten måste du välja mellan värden mellan 0 och 8 klockcykler, dock så långt BIOS -versionen tillåter. Naturligtvis kräver denna typ av installation några seriösa experiment. Därför, om det är möjligt att styra regenereringsfrekvensen, är det bättre att inaktivera det här alternativet. Erfarna proffs kan rekommenderas att "spela" med två egenskaper.
Alternativet kan kallas "DRAM Idle Timer". De angivna alternativen erbjuder två uppsättningar värden:
"Inaktiverad", "0 cykel", "8 cykler", "12 cykler", "16 cykler", "24 cykler", "32 cykler", "48 cykler",
"0 klockor", "2 klockor", "4 klockor", "8 klockor", "10 klockor", "12 klockor", "16 klockor", "32 klockor".
Dessa alternativ är sällsynta. Men ett system baserat på en ganska modern AMD751 -chipset erbjöd två samtidigt:
"Inaktiv förladdningsgräns" med en rad "0 cykler", "8 cykler", "12 cykler", "16 cykler", "24 cykler", "32 cykler", "48 cykler" och "Ingen inaktiv förladdning" och "Extra High Idle Limit" med värdena "Disabled"/"Enabled". Det sista alternativet möjliggör eller inaktiverar införandet av en extra väntetid.

SDRAM förladdningskontroll

- (SDRAM förladdningshantering). Detta alternativ avgör om "förladdning" av SDRAM styrs av den centrala processorn eller av SDRAM själv. I vissa BIOS -versioner kan det här alternativet kallas (tolkas) som "SDRAM -sidstängningspolicy" (se även nästa avsnitt). Om det här alternativet är inaktiverat ("Inaktiverat"), avslutas alla processorcykler till SDRAM med "Alla bankernas laddningskommando" i SDRAM -minnesgränssnittet, vilket förbättrar stabiliteten men försämrar minnesprestanda. Om det här alternativet är aktiverat ("Enabled") styrs förladdningen av minneskretsarna själva. Detta minskar antalet SDRAM-förladdningar, vilket ökar antalet CPU-till-SDRAM-cykler avsevärt fram till det ögonblick då minnesregenerering krävs. Detta leder definitivt till en ökning av systemets totala prestanda, men det kan påverka dess stabilitet.

SDRAM Uppdatera

Alternativ för att välja regenereringsmetod för SDRAM -minne. Alternativen är "Serial" (iterera över linjer under regenerering) och "Simultan" (samtidig regenerering). När vi överväger alternativet "Burst Refresh" har vi redan noterat nackdelarna med burst -uppdatering, där uppdateringsförfrågningar samlas in i en enda burst. "Laddning" av linjer sker omedelbart, men tills hela regenereringen är klar kommer åtkomst till minnesbussen att vara omöjlig. Därför, ungefär optimal installation för specifikt system det kommer att vara möjligt att tala efter experimentella tester.
Detta alternativ märktes i system baserade på SIS620, SIS600 och några andra.

Självuppdatering

Alternativ för att aktivera "självregenerering" -läget för huvudminnet (om "Enabled" är inställt). Detta läge beskrivs i detalj i den inledande artikeln ovan.
Detta alternativ kan också kallas "EDO / FPM DRAM Self Refresh".

Slow Refresh (1: 4)

- (långsam regenerering). När det här alternativet är aktiverat ("Enabled"), kommer regenereringskretsen att regenerera minnet 4 gånger mindre ofta (64 µs mot 16) än i normalt läge. Denna inställning förbättrar systemets prestanda genom att minska konkurrensen mellan CPU: n och regenereringskretsen, men inte alla typer av DRAM kan stödja sådana cykler (i det här fallet får du ett paritetsfel eller en systemkrasch). Då måste du ställa in värdet "Inaktiverat". Alternativet blev populärt i tid med utvecklingen av en typ av PC som "bärbar dator" (resedator) som en energibesparande funktion. Detta alternativ blir allt vanligare i moderna system.
Vid en tidpunkt trodde man också att användningen av "långsam regenerering" skulle vara ganska effektiv när man använder 16-bitars ISA-expansionskort som fungerar i "bussmaster" -läget. Eftersom ISA -kortet själv kan initiera en uppdateringsbegäran är det klart att en "långsam uppdatering" skulle vara mindre störande för dataöverföring över DMA -kanaler.
Alternativet kan också kallas "DRAM Slow Refresh", "Slow Refresh" eller "Slow Refresh Enable".
Alternativet kan också kallas "Slow Memory Refresh Divider". Men det här alternativet ställer in avdelaren för långsam regenerering: 1, 4, 16 eller till och med 64. Ställ in de största värdena, dvs. i maximal utsträckning för att minska regenereringsfrekvensen, tillåts endast ett speciellt minne.

Staggered Refresh

En svåröversatt typ av regenerering, ungefär som "roll-over regeneration". Men denna obegripliga term betyder "schack" regenerering. Som du vet utförs regenerering på minnesbanker sekventiellt, med sekventiell iteration över linjerna. Men om det finns flera minnesbanker och det här alternativet är aktiverat, regenereras minnesbankerna samtidigt, men med en förskjutning längs iterationen av linjerna.
Denna typ av regenerering gör det möjligt att jämna ut överspänningen i förbrukningen av minnesmodulerna, vilket utjämnar strömmarna under olika omkopplingsoperationer. Eftersom startströmmar reduceras, är sådan regenerering effektiv när det gäller att minska störningar.
Med detta något föråldrade alternativ är det möjligt att ställa in tidsintervallet mellan regenererade linjer, mätt i systemklockcykler (0T, 1T, 2T, 3T, 4T, 5T, 6T, 7T). Med "0" kan alla rader i banker regenereras samtidigt. Men alternativet kan erbjuda den vanliga uppsättningen värden: "enable" / "deny" ("Enabled" och "Disabled").
Detta alternativ kan också kallas "Refresh Stagger" eller "DRAM Refresh Stagger By".